课程设计
基于VerilogHDL的数字秒表设计系别：物理与电气工程学院专业：微电子学班级：2班成员：
1
f目录
一、前言…………………………………………………………………………………………………………………3二、实验目的…………………………………………………………………………………………………………3三、功能设计…………………………………………………………………………………………………………3四、用Verilog描述电路………………………………………………………………………………………4
41时钟调校及计时模块……………………………………………………………………………………442整数分频模块………………………………………………………………………………………………843时钟信号选择模块………………………………………………………………………………………844七段显示设置………………………………………………………………………………………………11
441BCD码显示模块……………………………………………………………………………………11442二位七段显示模块………………………………………………………………………………12443一位七段显示模块………………………………………………………………………………1245顶层模块实现…………………………………………………………………………………………14五、模拟与仿真…………………………………………………………………………………………………15六、逻辑综合………………………………………………………………………………………………………16七、下载到硬件电路……………………………………………………………………………………………16八、总结………………………………………………………………………………………………………………18九、心得体会………………………………………………………………………………………………………18十、参考文献………………………………………………………………………………………………………19
2
f一、前言随着微电子技术的的飞速发展，大规模可编程器件的密度和性能不断提高，
数字系统的设计方法、设计过程也发生了重大改变，传统的设计方法已经逐渐被电子设计自动化EDA（Electro
icDesig
Automatio
）工具所取代。可编程器件可以通过硬件描述语言（如VerilogHDL）的形式根据实际设计的需要灵活地嵌入规模化的数字单r