下被测信号的波形数，计数器要刚好在1s内记下被测信号的波形数，则clk要接秒发生器的输出波形，同时要保证在刚好内及时清零，时钟的相反电平，出波形，同时要保证在刚好1s内及时清零，则clr要接1hz时钟的相反电平，如下图：如下图：
第4页，共8页
f湖北师范学院电工电子实验教学省级示范中心电子版实验报告
3缓存器缓存器moduledisbuffck0q1q2q3q4q5q6q7q8i
putckooutput30q1q2q3q4q5q6q7q8reg310dis_bufferwire30q1q2q3q4q5q6q7q8alwaysposedgeck0begi
dis_bufferq8q7q6q5q4q3q2q1e
de
dmodule
缓存器的作用是在计数器清零前将数据保存起来，缓存器的作用是在计数器清零前将数据保存起来，每当一个1Hz上升沿会同时置高电平，将数据清零，但缓存器已将其保存下来已将其保存下来。来时计数器的clr会同时置高电平，将数据清零，但缓存器已将其保存下来。以上三个是关键实验代码。以上三个是关键实验代码。4计数器modulec9clrclkqci
putclkclroutput30qoutputcregregcalwaysposedgeclkor
egedgeclrbegi
第5页，共8页
30q
f湖北师范学院电工电子实验教学省级示范中心电子版实验报告
ifclr
begi
q4H0c1H0e
d
elseifq4H9begi
q4H0c1H1e
delsebegi
qq4H1c1H0e
de
de
dmodule综合实验里面最基础的一个计数程序模块，这是EDA综合实验里面最基础的一个计数程序模块，它就是实现信号高电平脉冲的计数，在这里就不做过多的介绍了。电平脉冲的计数，在这里就不做过多的介绍了。5分频modulea
ydiv_clkckifckoi
putckii
put310foutputckoreg250cregckoalwaysposedgeckibegi
ifc26H17D7840begi
c0ckockoe
delseccfe
de
dmodule这是一个自由分频模块，这是一个自由分频模块，也可以说是综合试验里不可或缺的，几乎都要用也可以说是综合试验里不可或缺的，到它，晶振自由分频，这个模块很是方便，到它，对50M晶振自由分频，这个模块很是方便，以前没有进行综合实验时都是用的那个固定分频，都是用的那个固定分频，后来看了这个后突然如获至宝，后来看了这个后突然如获至宝，就一直在用这个模块了。还有译码电路和数据选择器电路，由于这都是综合实验里基本很常见的电还有译码电路和数据选择器电路，路，就不在一一报告了。就不在一一报告了。六．经验总结
第6页，共8页
f湖北师范学院电工电子实验教学省级示范中心电子版实验报告
在五个综合实验里，在五个综合实验里，简易频率计是我按设计要求做成功的第一个实验，简易频率计是我按设计要求做成r