。只要输入信号S1R0无论基本SR触
发器的输出现态如何均会使输出次态置为0态。
3置1状态。当S0、R1时如果触发器现态为Q0、Q1因S0会使G1的输出端次态翻转为1而Q1和R1共同使G2的输出端Q0同理当Q1、
Q0也会使触发器的次态输出为Q1、Q0只要S0、R1无论触发器现态如何均会将触发器置1。
4不定状态。当SR0时无论触发器的原状态如何均会使Q1Q1。当脉冲去掉后S和R同时恢复高电平后触发器的新状态要看G1和G2两个门翻转速度快慢所以称SR0是不定状态在实际电路中要避免此状态出现。基本RS触发器的逻辑图、逻辑符号和波形图如图17所示。
a逻辑图b逻辑符号c波形图
图32基本SR触发器
32定时电路设计
该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计
G1
G2
R
S
Q
置0置1保持
f数电路、74LS48译码电路和2个7段数码管即相关电路组成。完成的功能是当主持人按下开始抢答按钮后开始进行倒计时到0s时倒计时指示灯亮。当有人抢答时计时停止。两块74LS192实现减法计数通过译码电路74LS48显示到数码管上其时钟信号由时钟产生电路提供。74LS192的预置数控制端实现预置数30s计数器的时钟脉冲由秒脉冲电路提供。按键弹起后计数器开始减法计数工作并将时间显示在共阴极七段数码显示管上当有人抢答时停止计数并显示此时的倒计时时间如果没有人抢答且倒计时时间到时输出低电平到时序控制电路同时以后选手抢答无效。
32174LS192主要功能介绍
74LS192的CPU为加计数时钟输入端CPD为减计数时钟输入端。LD为预置输入
控制端异步预置。CR为复位输入端高电平有效异步清除。TCU为进位输出TCD为借位输出。其真值表和引脚图如下
74LS192功能表
图3374LS192引脚图
322555功能介绍
f图3474LS192引脚图
图35555定时器原理图
在整个抢答器设计中要求抢答成功后有声音提示而且提示声持续1s频率为12KHz在设计报警电路时这里用到了555定时器。面先对555定时器作简要的介绍。
555定时器的原理图和功能表分别如图11和图12所示。它是由3个阻值为5K欧的电阻组成的分压器两个电压比较器C1和C2基本RS触发器放电BJTTD以及缓冲器G4组成定时器的主要功能取决于比较器比较器的输出控制
fRS触发器和放电TD的状态。图中Rd为复位输入端当Rd为低电平时不管其他输入端的状态如何输出Vo为低电平。由图可知当5脚悬空时比较器C1和C2和比较电压分别为23Vcc和13Vcc。由表二可知
当VI123VccVI213Vcc时比较器C1输出低电平比较器C2输出高电平基本RS触发器被r