全球旧事资料 分类
15什么叫“综合”?一般“综合”包含哪些过程?答:在电子设计领域中“综合”的概念可以表示为:将用行为和功能层次表达的电子
系统转换为低层次的便于具体实现的模块组合装配的过程。综合包含的过程:对VHDL或VerilogHDL进行处理分析,并将其转换成电路结构或模
块,这时不考虑实际器件实现,即完全与硬件无关,这个过程是一个通用电路原理图形成的过程:第2步,对实际实现目标器件的结构进行优化,并使之满足各种约束条件,优化关键路径,等等。
210使用QuartusII的MegaWizardPlugI
Ma
ager宏功能模块中的PLL设计一个能实现图题210波形的电路元件包括一个VHDL文件和一个bsf原理图图标。其中:i
clk0为电路的主频输入端,频率为50MHz;areset为异步置位端,c2和主频i
clk0同频率。c1为主频i
clk0的倍频输出信号。C0为c2的反相信号。Locked为相位控制信号,也是输出使能控制信号。(2014am)
320试用VHDL语言设计一个曼彻斯特编码器。已知有时钟信号clk_d、时钟的倍频信号clk及时钟的反相信号clk_d
。串行数据输入为data_s编码输出为mcode_out输出使能信号为clk_lock_i
高电平有效(2012am)(2013am)(2014am)提示:曼彻斯特码Ma
chesterCode又称为数字双相码或分相码SplitphaseCode。它的编码规则是用分别持续半个码元周期的正(高)、负(低)电平组合表示信码“1”用分别持续半个码元周期的负(低)、正(高)电平组合表示信码“0”。
图题320用倍频时钟设计Ma
chesterCode
f图题320用双时钟设计Ma
chesterCode的仿真结果
hsu_ma
chester_code_vmodulehsu_ma
chester_code_vclkclk_dclk_d
data_s
clk_lock_i
mcode_outi
putclkclk_dclk_d
data_sclk_lock_i
outputmcode_outregmcode_outregtemp_mcode_outregtemp_mcode_out_dd
alwaysposedgeclkorposedgeclk_lock_i
begi
ifclk_lock_i
1b1ifdata_s1b1temp_mcode_outclk_delsetemp_mcode_out1b0
elsetemp_mcode_out1b0
e
dalwaysposedgeclkorposedgeclk_lock_i
begi
ifclk_lock_i
1b1ifdata_s1b0temp_mcode_out_dd
clk_d
elsetemp_mcode_out_dd
1b0
elsetemp_mcode_out_dd
1b0
E
dalwaysposedgeclkorposedgeclk_lock_i
begi
ifclk_lock_i
1b1mcode_outtemp_mcode_out
felse
e
de
dmodule
temp_mcode_out_dd
mcode_out1b0
321试用VHDL语言设计一个求两个数中最大值的程序,要求用函数调用的方法设计。其中:data为输入信号,位宽8bit,dataout为最大值输出,位宽8bit。Clk为时钟信号。设计一位控制信号set,当set为低电平时,输出data和peak中的最大值。(2013am2014am。
实体部分LIBRARYIEEEUSEIEEESTD_LOGIC_1164ALLUSEWORK
i
g_bpacALLENTITYr
好听全球资料 返回顶部