中已封装的“先行进位的四位二进制并行加法器”和适当的逻辑门将二进制数表示的实验室人数转换成两位十进制数的8421BCD码。
（3）设计7段译码器，并采用“7段数码显示管”显示人数的电路设计一个7段译码器（参考书的7448芯片），将两位十进制数的8421BCD码表示的实验室人数用“7段数码显示管”显示出来。该7段译码器有四个输入A3A2A1A0和七个输出abcdefgA3A2A1A0为8421BCD码，abcdefg为7段数码显示管对应的段。
（4）设计当实验室满员时，门禁“不”动作，系统报警提示满员的电路当实验室满员时，在累加计数脉冲端CPU输入刷卡进入请求，计数输出端数据保持不变，门禁“不”动作，系统报警提示满员。当实验室空时，逻辑上不会有实验室内累减计数脉冲端CPD输入刷卡离开请求。为防止信号干扰，在计数输出为0时，若CPD端有脉冲，也应使计数输出端数据保持不变，门禁“不”动作，但不用报警。
（5）设计小型实验室门禁系统电路并进行封装和验证它的正确性设计满足要求的小型实验室门禁系统电路并进行封装，生成一个小型实验室门禁系统芯片，封装后的小型实验室门禁系统逻辑符号参见图22所示。
十位：7段数码显示管个位：7段数码显示管
abcdefgabcdefgCPUCLR封装后的门禁系统逻辑符号报警CPD
图22封装后的小型实验室门禁系统
5、实验方案设计
（1）设计一个四位二进制可逆计数器电路
整理为word格式
f经分析采用异步时序逻辑电路，根据题意列出四位二进制可逆计数器的二进
制状态表如表21所示
表21四位二进制可逆计数器的二进制状态表
现态Q3Q2Q1Q00000
CPU0001
次态QQQQ
1
1
1
13210
CPD1111
0001
0010
0000
0010
0011
0001
0011
0100
0010
0100
0101
0011
0101
0110
0100
0110
0111
0101
0111
1000
0110
1000
1001
0111
1001
1010
1000
1010
1011
1001
1011
1100
1010
1100
1101
1011
1101
1110
1100
1110
1111
1101
1111
0000
1110
根据表21所示状态表，采用D触发器，可确定在输入脉冲作用下的状态转
移关系和激励函数真值表，如表22所示。
表22状态转移关系及激励函数真值表
输入现态
次态
状态跳变
激励函数
CPDCPU01
Q3Q2Q1Q00000
QQQQ
1
1
1
13210
Q3
Q2
Q1
Q0
C3
D3
C2
D2
C1
D1
C0
D0
0001
d
d
d
1
0001
0010
d
d
1
0
0010
0011
d
d
d
1
0011
0100
d
1
0
0
0100
0101
d
d
d
1
0101
0110
d
d
1
0
0110
0111
d
d
d
1
0111
1000
1
0
0
0
1000
1001
d
d
d
1
1001
1010
d
d
1
0
1010
1011
d
d
d
1
1011
1100
d
1
0
0
1100
1101
d
d
d
1
1101
1110
d
d
1
0
1110
1111
d
d
d
1
1111
0000
0
0
0
0
整理为word格式
f10
0000
1111
0001
0000r