得组合较多，这里选取部分输入进行测试
整理为word格式
f1输入A0BB1011BCo0B，理论输出0BS1011B，实际输出如图17所示，与理论结果一致
图17测试样例12输入A1111BB1111BCo1B，理论输出1BS1111B，实际输出如图18所示，与理论结果一致
图18测试样例23输入A1100BB0011BCo1B，理论输出1BS0000B，实际输出如图19所示，与理论结果一致
图19测试样例34输入A0100BB1001BCo1B，理论输出0BS1110B，实际输出如图110所示，与理论结果一致
整理为word格式
f图110测试样例4
整理为word格式
f数字逻辑实验报告
小型实验室门禁系统设计实验报告
整理为word格式
f二、小型实验室门禁系统设计
1、实验名称
小型实验室门禁系统设计。
2、实验目的
要求同学采用传统电路的设计方法，对一个“设计场景”进行逻辑电路的设计，并利用工具软件，例如，“logisim”软件的虚拟仿真来检查这个小型实验室门禁系统的设计是否达到要求。
通过以上实验的设计、仿真、验证3个训练过程使同学们掌握小型电路系统的设计、仿真、调试方法以及电路模块封装的方法。
3、实验所用设备
Logisim271软件一套。
4、实验内容
设计场景：某小型保密实验室需要安装一个门禁系统，用于监测、控制和显示该实验室内上班人数，该实验室只有一个门，最多只能容纳15人。假设员工进出实验室都要刷校园卡，并且保证一次刷卡后有且只有一人能进出。实验室空置时人数显示为0，刷卡进入时实验室人数加1，刷卡离开时实验室人数减1。当实验室满员时，还有员工在门外刷卡进入时，门禁系统“不”动作，系统报警提示满员。
使用logisim软件对小型电路进行虚拟实验仿真，除逻辑门、触发器、7段数码显示管外，不能直接使用logisim提供的逻辑元件库，具体要求如下。
（1）设计一个四位二进制可逆计数器电路并进行封装和验证它的正确性用D触发器设计一个四位二进制可逆计数器，并进行封装。该计数器有一个清零端CLR、一个累加计数脉冲端CPU（输入刷卡进入请求）、一个累减计数脉冲端CPD（输入刷卡离开请求），四个计数输出端QDQCQBQA记录当前实验室人数。将设计好的4位二进制可逆计数器进行封装，生成一个“私有”库元件，以便后续实验使用，4位二进制可逆计数器逻辑符号参见图21所示。
整理为word格式
fSDSCSBSACPUCLR四位二进制可逆计数器CPD
图21“私有”的一个4位二进制可逆计数器
（2）用实验1中已封装的“先行进位的四位二进制并行加法器”设计一个将实验室内人数转换成8421BCD码的电路
用实验一r