ｌｋ＝′０′ｔｈｅｎｉｆｙｆ４＝′ｔｈｅｎ０′ｃｏｕｎｔｆ＜＝″０００００００″ｆ８＜＝′１′ｅｌｓｉｆｃｏｕｎｔｆ＝″１０１０１１１″ｔｈｅｎｃｏｕｎｔｆ＜＝″０００００００″ｆ８＜＝′１′ｅｌｓｅｃｏｕｎｔｆ＜＝ｃｏｕｎｔｆ＋１
fｆ８＜＝′０′ｅｎｄｉｆｅｎｄｉｆｅｎｄｐｒｏｃｅｓｓ２．３控制门控制门主要由ＲＳ触发器构成，用来判断系统是同步还是失步。同步时，ＲＳ触发器的Ｑ端输出１，Ｑ端输出０；失步时，Ｑ端输出０，Ｑ端输出１。Ｑ端可作为进一步分接数据的控制信号，Ｑ端输出结果可打开或关闭控制门ｙｆ４。具体程序如下：ｐｒｏｃｅｓｓｃｌｋｂｅｇｉｎｉｆｃｌｋ＇ｅｖｅｎｔａｎｄｃｌｋ＝′１′ｔｈｅｎｒｓ＜＝Ｒ＆Ｓｃａｓｅｒｓｉｓｗｈｅｎ″０１″＝＞Ｑ＜＝′０′ｗｈｅｎ″１０″＝＞Ｑ１＜＝′０′Ｑ＜＝′１′ｗｈｅｎ″１１″＝＞Ｑ＜＝ＲＳｑＱ１＜＝ＲＳｑ１ｗｈｅｎｏｔｈｅｒｓ＝＞ｎｕｌｌｅｎｄｃａｓｅｅｎｄｉｆｅｎｄｐｒｏｃｅｓｓＱ１＜＝′１′
f２．４比较／计数电路比较／计数电路用于完成搜捕态与保持态下的计数。搜捕态下，当帧同步码检测电路连续３α＝３次捕获到同相位的正确帧同步码时，帧同步器将进入保
持态；而在保持态下，如果帧同步码检测电路连续４β＝４次未检测到帧同步码，帧同步器将进入搜捕态。程序如下（其中，比较／计数电路计数时钟ｃｌｋ_ｙｆ５由帧定位标志信号ｆ８和时钟ｃｌｋ产生，ｙｆ２为输出保持结果，ｙｆ３为输出搜捕结果）：ｃｌｋ_ｙｆ５＜＝ｎｏｔｆ８ａｎｄｃｌｋ产生比较／计数电路所需时钟ｐｒｏｃｅｓｓｒｅｓｅｔ，ｃｌｋ_ｙｆ５；比较／计数电路ｂｅｇｉｎｉｆｒｅｓｅｔ＝′１′ｔｈｅｎｑａ＜＝′ｑｂ＜＝′ｑｃ＜＝′０′０′０′ｑａ１＜＝′ｑｂ１＜＝′ｑｃ１＜＝′ｑｄ１＜＝′１′１′１′１′－－ｐｒｏｔｅｌ＜＝″００００″ｅｌｓｉｆｃｌｋ_ｙｆ５＇ｅｖｅｎｔａｎｄｃｌｋ_ｙｆ５＝′１′ｔｈｅｎｑａ＜＝ｑｅ１ｑａ１＜＝ｑｅｑｂ＜＝ｑａｑｂ１＜＝ｑａ１ｑｃ＜＝ｑｂ
fｑｃ１＜＝ｑｂ１ｑｄ１＜＝ｑｃ１ｅｎｄｉｆｅｎｄｐｒｏｃｅｓｓｙｆ２＜＝ｎｏｔｑａ１ａｎｄｑｂ１ａｎｄｑｃ１ａｎｄｑｄ１ｙｆ３＜＝ｎｏｔｑａａｎｄｑｂａｎｄｑｃ３设计中需要注意r