在D触发器最低有效位对应的数据选择器和最高有效位对应的数据选择器。
11
f8位移位寄存器的电路设计与版图实现
图7
分析电路图，可得此8位双向移位寄存器的真值表：
12
f巢湖学院2013届本科毕业论文设计图8
38位移位寄存器的电路设计与版图实现过程
31各个模块的设计与仿真
311带复位端D触发器的设计与版图实现构成时序逻辑电路必须要具备的逻辑器件就是触发器，0状态和1状态是
触发器的两个稳定状态；两个状态可以在外界存在信号的作用下相互转换，如果外界没有任何信号存在，状态是保持不变的。所以，一般可以用触发器当作二进制存储单元使用。触发器的分类主要根据功能的不同而不同，常见的有ＲＳ触发器、ＪＫ触发器、D触发器等。一个触发器通常可以储存一位数据，如果想要多位数据的话，可以将多个触发器连接在一起，可以用来表示时序器的状态、计数器的值、电脑记忆体中的ASCII码或其他资料10。
D触发器的工作原理：作为一种用时钟来控制的记忆性器件，它具有控制输入讯号的功能，简称CLOCK，这种讯号只有在特定的时刻才可以根据输入的讯号情况来改变输出状态。
移位寄存器的主要结构是D触发器，所以首先要明确D触发器的电路图然后在Ta
erEDA软件平台上对其进行绘制以及仿真。下图为带复位端D触发器的电路原理图：
13
f8位移位寄存器的电路设计与版图实现
图9
在LEdit平台上绘制出带复位端D触发器的版图如下图所示：
图10
将D触发器转换成Spice文件，如下图：
14
f巢湖学院2013届本科毕业论文设计
TSpice模拟：
图11
图12
对版图进行仿真得出如下图所示的输入输出波形：
15
f8位移位寄存器的电路设计与版图实现
图13
312与或非门的设计与版图实现一般的移位寄存器电路结构还有一个不可忽视的组成部分，那就是与或非
门，将两个与门以及一个或门一个非门组合起来便是与或非门，逻辑符号是与或非门的真值表如下图所示：
图14
16
f巢湖学院2013届本科毕业论文设计
与或非门的电路原理图如下图所示：
图15
根据此电路图在LEdit平台上绘制出与或非门的版图，如下图：
图16
17
f8位移位寄存器的电路设计与版图实现
328位移位寄存器的电路设计与版图实现
3218位移位寄存器的电路结构为了方便按照一步步来绘制电路图，可以将8位移位寄存器分成多个模块
构建而成，只要将每个模块在SEdit上绘制出来，再将每个部分的输入输出端连接起来，就能够完成最后8位移位寄存器的最终电路图。组成8位移位寄存器的主要部分如下图所示：
图17
8位移r