器的电路设计与版图实现
移位寄存器了，当移位方向的控制信号为1的时候，右移输入的与门就会自动打开，左边的触发器经过与或非门的作用就会发生反向，然后再加到相邻的触发器的输入端，这样发生依次右移，反之当控制信号为0的时候，就会发生左移的效果，这便是双向移位寄存器的工作过程。
移位寄存器是一般都是基本的同步时序电路，一个基本的移位寄存器可以将数据的串并行自由转换，并且可以进行数值的基本运算以及一些基本数据的处理的功能，在8位移位寄存器的设计过程中，我们规定寄存器之中的数据从低位触发器向高位触发器移动的过程为右移过程，反之则称为左移。现在的很多设计过程中，一般为了将设计的逻辑功能进一步扩展并且能够更加灵活地使用，很多双向移位寄存器的集成电路产品都会在原本的基础上附加并行输入以及并行输出等功能，下图所示是以上所说的几种工作模式的简化示意图。
图5
下图是一种可以实现数据的保持以及左右移动，数据输入输出并行的效果的基本电路实现方案，mFF是一个D触发器，是N位移位寄存器中的一个主要构成部分，在这个D触发器的输入端插入四选一的数据选择器的话，再用一个两位的编码器输入10ss，以此来控制这个数据选择器，然后来选择D触发器的信号来源，当编码输入为100ss的时候，只要选择D触发器原本就会输出的mq，这个时候的次态势1m
mmQDQ，并且使触发器的状态保持不变，当编码输入1001SS的时候，D触发器的输出就会被选中，所以当脉冲上升沿到达的时候，D触发器就会将原先触发器的逻辑值存起来，这个时候实现的就是多位移位寄存器的右移功能，类似的情况，当编码输入1010SS的时候，mMUX选择1mQ，多位移位寄存器实现的就是左移功能；而当输入101SS的时候，被选中的则是并行输入数据mDI，这个数据的次态是1
mmQDI，因此完成的是多位移位寄存器
10
f巢湖学院2013届本科毕业论文设计
的并行数据的置入功能。
图6
242电路结构与设计下图是一个8位双向移位寄存器，它是由8个4选1数据选择器以及8个
具有异步清零作用的D触发器组成。这些数据选择器的每个编码端10SS都对应地连接在一起，然后实现选择触发器信号数据的来处的作用。D触发器的终端连接在一起，清零端连接在一起，这样就可以保证D触发器在级联的情况下保持同步，同时能够对并行输出的数据进行清零。此外，D触发器最显著的特点就是每个输出对应一个并行输入。是右移串行数据输入端称为Dsr，是左移串行数据输入端成为Dsl，分别对应接r