阴极七端数码显示管，它的abcdef七个拐脚分别接接到7448译码器的七个输出端子。电路图如图432所示。
7
f沈阳工程学院课程设计（论文）
图432译码显示电路432计数电路001秒，秒，分不分电路均是利用计数器来实现，如图433为实现六进制部分电路图。
图433六进制电路图
8
f秒表
如图所示，其中个位为十进制计数器，当计数到9之后通过溢出端给下一个六进制计数器计数实现10进制计数，再通过与门在6时输出信号使下一级计数从而实现六进制。同样，用两个74160进制递增计数器完成100进制毫秒计数，在达到99毫秒时，CO端输出高电平，在同步级联方式下，容许高位计数器计数。选择信号源库中的100HZ方波信号作为计数器的测试时钟源。十进制波形如图434所示。
图434十进制计数器波形图43374LS373DW锁存器设计由共6个74LS373锁存器构成的三组存储单元。以下图为为2个并联的74LS373DW锁存器，当输入信号从Q端进来时，三个开关分别控制各组寄存器工作与否。再从D端输出信号给译码电路。并分别在2个控制开关的开断下控制使能端AE存储数据，以及显示存储数据。如图435所示为锁存器电路。
9
f沈阳工程学院课程设计（论文）
图435锁存器电路44倒计时电路倒计时电路是利用74LS48N计数器的递减功能来实现的，利用当倒计时到0时溢出端溢出的信号通过肺门、与门和开关来控制是否倒计时到0停止或继续从用9倒计时，当计数器减到0时溢出端溢出信号，将信号通过或门接到报警器使能端使报警器报警。如图441为倒计时部分电路图。图442为倒计时时的波形。
10
f秒表
图441倒计时部分电路图
图442倒计时波形
11
f沈阳工程学院课程设计（论文）
45记录计时次数电路本电路与秒表部分电路基本相同，只是将输入端接到控制秒表清零的开关上，当开关接到低电平上时秒表清零，当开关回到低电平上时清零端不使能而一个开关过程中的高电平会进入记录电路使之计数一次，从而实现记录计时次数。如图451所示为记录计数次数电路图。
图451记录计数次数电路图
46报警电路图如下图461所示为报警电路图462为报警时报警电路输入端与输出端波形。
12
f秒表
图461报警电路
图462报警电路输入输出波形
13
f沈阳工程学院课程设计（论文）
461电路分析555（1）构成单稳态触发器，由3端产生一正向周期为5s的脉冲给555（2）。555（2）、R、T构成多谐振荡器，其触发信号为555（1）的输出信号，。当有输入信号，555（1）3端产生一正r