数字秒表
一设计任务设计用于体育比赛的数字秒表，要求：1计时精度大于11000秒，计时器能显示11000秒的时间，提供给计时器内部定时
器的时钟频率为10MHz；计时器的最长计时时间为1小时，为此需要一个7位的显示器，显示的最长时间为59分59999秒。
2设计复位和起停开关。（1）复位开关用来使计时器清零，并做好计时准备。（2）起停开关的使用方法与传统的机械式计时器相同，即按一下起停开关，启动计时器开始计时，再按一下起停开关时终止。（3）复位开关可以在任何情况下使用，即使在计时过程中，只要按一下复位开关，计时器进程立即终止，并对计时器清零。
二方案选择与设计方案选择利用VHDL语言进行数字秒表设计有多种方法。可以利用原件例化语句将各模块联
系起来，也可以使用原理图的方法实现此功能，考虑到此次设计中端口众多，使用例化语句繁琐易错，因此采用了条理清晰的绘制原理图的方法生成顶层文件，实现数字秒表功能。
根据上述设计要求，可以预先设计若干个不同进制的计数器单元模块，然后将其进行例化组合来得到数字秒表系统。要满足数字秒表的精度，首先要获得精确的计时基准信号，这里的系统精度要求为0001秒，因此必须设置周期为0001秒的时钟脉冲。0001秒、001秒、01秒、秒、分等计时单位之间的进位转换可以通过不同进制的计数器实现。
设置十进制计数器和六进制计数器，每位计数器均能输出相应计时单位计数结果，其中，十进制计数器可以实现001秒、01秒、秒、分为单位的计数，六进制计数器可以实现以10秒、10分为单位的计数。把各级计数器级联，即可同时显示0001秒、001秒、01秒、秒、分钟。
级联可分为串行进位方式和并行进位方式。在串行进位方式中，以低位片的进位输出信号作为高位片的时钟输入信号。在并行进位方式中，以低位片的进位输出信号作为高位片的工作状态信号（计数的使能信号EN），两片的CLK端同时接计数输入信号。
具体思路：通过分频器将10M晶振所提供的信号进行10000分频，生成脉冲作为计时信号，经计数器累加计数实现数字秒表计数的功能。设计采用七位LED数码管显示分、秒，需要5个10计数器和2个6计数器。使用按键开关可实现开始结束计时操作以及复位清零操作。
设计整个系统设计是采用自顶向下分析，自底向上设计。将数字秒表系统的整体分解为
各个模块电路。
f1顶层电路设计在顶层设计中，要对内部分各功能块的连接关系和对外的接口关系进行描述，而功
能块实际的逻辑功能和具体的r