凯塞窗可提供变化的过渡带宽，通过改变B的值可达到最陡的过渡带：
凯塞窗具有与海明窗相匹敌的特性，通过调整p的值，可将凯塞窗完全等价
海明窗；
凯塞窗最大旁瓣值比主瓣约低80dB，在所有的窗函数中旁瓣抑制度最高2。
222用频率抽样法设计FIR滤波器
所谓频率抽样法就是从频域出发，根据频域的采样定理，对给定的理想滤波
器的频域响应进行等间隔采样。
Hdejww2kHdk
（22）
N
其中k012……N1
把Hdk当作待设计的滤波器频率响应的采样值Hk通过下式可以求出滤
波器的系统函数Hz和频率响应Hejw：
N1
Hk
HZ11ZN
k
1
N
N1
k021
WNZ
jw
HeHkw
k（23）
N
k0
2
（23）
（24）
f沈阳理工大学信息科学与工程学院DSP课程设计报告
wN
1
jwN1
2
2
w
e
w
N
si
2
si

WNe
j2
N
其中，w是一个内插函数：
（25）
由于频谱的有限个采样值恢复出来的频率响应实际上是对理想频率响应的
逼近，因此，这种方法必然有一定的逼近误差。若被逼近的频率响应比较平滑，
则各采样点之间的逼近误差较小；反之，则逼近误差较大。
22主控模块
TMS320C5402的主要特性
TMS320C5402是TI公司于1996年推出的一种定点DSP芯片采用先进
的修正哈佛结构和8总线结构使处理器的性能大大提高。其独立的程序和数据
总线允许同时访问程序存储器和数据存储器实现高速并行操作。例如可以
在一条指令中同时执行3次读操作和1次写操作。TMS320C5402的运行速度
为40MIPS每秒执行40百万条指令。指令周期为25
s。此外还可以在数
据总线与程序总线之间相互传送数据。从而使处理器具有在单个期内同时执行算
术运算逻辑运算位移操作乘法累加运算以及访问程序和数据存储器的强大
功能。包括CPU总线存储器在片外围电路串行口以及外部总线接口等部
分组成。
1CPU
40位算数逻辑运算单元ALU包括1个40位桶形移位寄存器和2个独
立的40位累加器。17位X17位并行乘法器与40位专用加法器相连用
于非流水线式单周期乘法累加MAC运算。比较选择存储单元CSSU用
于加法比较选择。双地址生成器包括8个辅助寄存器和2个辅助寄存器算数
运算单元ARAU。
2、总线结构
程序总线PB传送取自程序存储器的指令代码和立即数。3条数据总线
CBDB和EB将内部各单元连接在一起。4条地址总线PABCABDAB和
EAB传送执行指令所需的地址。
3存储器
3
f沈阳理工大学信息科学与工程学院DSP课程设r