显示数字。
2在脉冲控制按键上加上了D触发器这样子可以达到消抖动的效果。
3加上选择器把两路信号分开当调整分的时候不对时计数器产生进位这样子就不会产生十进位了解决了这个问题。
44功能的测试方法、步骤记录的数据
1简易数字钟的测试将电路图连好后分析与综合仿真编译下载到仪器上表示秒的小数点按1Hz占空比50跳动分从059计数分过了59后向时计数器进1。
2整点点报时功能的测试到了整点即59分51s53s55s57s时蜂鸣器低频率间断性鸣响59分59秒时蜂鸣器高频率鸣响一次。
3时、分调整功能的测试按分调整键分按一定的频率逐次加一但是时显示不变按时调整键时按一定的频率逐次加一但是分显示不变。
第五章结束语
51对设计题目的结论性意见及进一步改进的意向说明
简易数字钟的设计中主要运用了分频器六十进制计数器二十四进制计数器动态扫描显示电路选择器按键消抖以及门电路等数字电路方面的知识。可以在简易数字钟的基础上加上24小时和12小时转换功能秒表功能闹钟功能这样更能满足人们的使用需求。
52总结设计的收获与体会
简易数字钟的设计及实验当中我坚持了下来上学期的数电我学的并不好而且对软件应用的接受能力不强刚开始的时候做的很慢看到别人都做好了心里比较着急于是我找出了数电课本复习所涉及的知识点并练习所学软件终于有了进步可以更上同学们的进度但数字钟的设计一直困扰我看到别人拓展功能都做好了自己基本的都还没做好心里很急。在设计的过程中碰到了很多的困难遇到了很多问题不断地思考与尝试以及向同学和老师请教但还是没能完全设计好以后有时间还得多去实验室尝试争取做好一些拓展功能。通过这次设计对上学期学习的数字电路的相关知识得到了复习和巩固
f也查阅了一些相关的资料也加深了我对数字电路应用的理解总之这次的电子技术课程设计受益匪浅。
参考文献
《基于FPGA的数字电路系统设计》西安电子科技大学出版社
《数字电子技术基础》电子工业出版社
《数字电路与逻辑设计实验及应用》人民邮电出版社
附图
1分频模块
分频器仿真波形
下图为分频器线路图
ff260进制计数器模块
60进制计数器仿真波形
f324进制计数器模块
f24进制计数器仿真波形
44位显示译码模块
七段显示译码器模块
七段显示译码器部分采用AHDL硬件描述语言设计语句如下subdesig
ymq
data_i
30i
put
abcdefgoutput
begi
table
data_i
30abcdefg
b