数字电子技术课程设计报告
一、设计目的
数字钟是一种用数字电路技术实现时、分、秒计时的装置与机械式时钟相比具有更高的准确性和直观性且无机械装置具有更更长的使用寿命因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路其中包括了组合逻辑电路和时序电路。
因此我们此次设计与制做数字钟就是为了了解数字钟的原理从而学会制作数字钟而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法且由于数字钟包括组合逻辑电路和时叙电路通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法
二、设计要求
1设计指标
①时间以12小时为一个周期
②显示时、分、秒
③具有校时功能可以分别对时及分进行单独校时使其校正到标准时间
④计时过程具有报时功能当时间到达整点前10秒进行蜂鸣报时
⑤为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
2设计要求
①画出电路原理图或仿真电路图
②元器件及参数选择
③电路仿真与调试
④PCB文件生成与打印输出。
3制作要求自行装配和调试并能发现问题和解决问题。
4编写设计报告写出设计与制作的全过程附上有关资料和图纸有心得体会。
三、原理框图
1数字钟的构成
数字钟实际上是一个对标准频率1HZ进行计数的计数电路。由于计数的起始时间不可能与标准时间如北京时间一致故需要在电路上加一个校时电路同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。
fa数字钟组成框图
2晶体振荡器电路
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类一类是用TTL门电路构成另一类是通过CMOS非门构成的电路本次设计采用了后一种。如图b所示由CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路U2实现整形功能将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻R1为非门提供偏置使电路工作于放大区域即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络完成对振荡频率的控制功能同时提供了一个180度相移从而和非门构成一个正反馈网络实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性从而保证了输出频率的稳定和准确。
bCMOS晶体振荡器仿真电路
f3时间记数电路
一般采用10进制计数器如7r