用单片机及有关电子元件设计的倒计时器类型很多，也有较多的实用电路参考。但具体电路构造要根据
应用X围来进展有针对性的设计。应做到电路实用，构造简单，本钱低廉，方便使用，定型稳的标准。
应具有较强的可操作性。
本设计方案是对单片机倒计时器的一个起草，假设有不成熟的地方，
请各位教师指导，多谢。本电路的设计在马玉利教师的精心指导下，经过了反复的修改，纠正了不成
熟的的设计方案，设计的书写格式上，也得到马教师指点，可以说没有马玉利教师的指导，我是完不成
该毕业设计的。在此我表示衷心的谢意。
221主要性能参数与MCS51产品指令系统完全兼容4KB可反复擦写Flash闪速存储器1000次
擦写周期时钟频率X围：0Hz24MHz3级加密程序存储器1288B内部RAM32个可编
程IO接口线2个16位定时计数器6个中断源可编程串行UART通道低功耗空闲和掉电模
式222功能特性概述AT89C51提供以下标准功能：4KB的Flash闪速存储器，128B内部RAM32
个IO接口线，两个16位定时计数器，一个5向量两级中断构造，一个全双工串行通信口，片内振荡
器及时钟电路。同时，AT89C51可降至0Hz的静态逻辑操作，并支持两种软件可选的节电工作模式。
空闲方式停顿CPU的工作，但允许RAM、定时计数器、串行通信口及中断系统继续工作。掉电方式
保存RAM中的内容，但振荡器停顿工作并制止其他所有部件工作直到下一个硬件复位。223引脚功
能如图24所示AT89C51芯片引脚图VCC：供电电压。GND：接地。P0口：P0口为一个8位漏
级开路双向IO口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0
能够用于外部程序数据存储器，它可以被定义为数据地址的第八位。在FIASH编程时，P0口作为原
码输入口，当FIASH进展校验时，P0输出原码，此时P0外部必须被拉高。P1口：P1口是一个内部
提供上拉电阻的8位双向IO口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部
上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH
编程和校验时，P1口作为第八位地址接收。P2口：P2口为一个内部上拉电阻的8位双向IO口，
P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1时，其管脚被内部上拉电阻拉高，且作
为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口
当用于外部程序存储器或16位地址外部数据存储器进展存取时，P2口输出地址的高r