的RAM地址是2000H～2FFFH，片选CS2Y22K的RAM地址是3000H～37FFH，片选CS3A11Y31K的RAM地址是3800H～3BFFH，片选CS4A10A11Y3ENMREQA14A15连接图如下：2K的RAM片内地址线为A10～A0，1K的RAM的片内地址线为A9～A0，图中未画出。
12
f【520】某计算机地址总线16位，访存空间64KB。外围设备与主存统一编址，IO空间占用FC00～FFFFH。现用2164芯片64K1构成主存储器，设计并画出该存储器逻辑图，并画出芯片地址线，数据线与总线的连接逻辑以及行选信号和列选信号的逻辑式，使访问IO时不访问主存。动态刷新逻辑暂不考虑。解：IO空间为1111110000000000～1111111111111111可以看出，A15～A10恒为1所以，当A15～A10不全为1时为主存的地址空间，此时应产生低电平片选：CSA15A14A13A12A11A10MREQ
13
f【525】设某计算机主存容量为4MB，Cache容量为16KB，每块包含8个字，每字32位，设计一个4路组相联映像即Cache每组内有4个块的Cache组织，要求：1画出主存地址字段中各段的位数2设Cache的初态为空，CPU依次从主存第0，1，2，3，…99
号单元读出100个字主存一次读出一个字，并重复按此次序读8次，问命中率是多少？3若Cache的速度是主存的6倍，试问有Cache和无Cache相比，速度提高了多少倍？解：1主存容量4MB，所以地址共22位。每块为8×432字节，所以块内地址是5位。4块为一组，所以组内块地址是2位。每组共32×4128字节，Cache为16KB，共16KB128B128个组。所以组地址7位。主存可以分为4MB16KB256个区。所以区地址是8位。
2分析：由于Cache的初态是空的，所以CPU访问0号字单元时未命中，此时需调入CACHE的0号块，由于Cache每块有8个字，0～7号单元的内容被调入Cache，故后续访问1～7号字单元时命中。以此类推，主存第0、1、2…、99号字单元分别在
14
f0、1、2…12块中，所以CPU第一遍访问0～99号单元的过程中，每个块第1个单元均不命中，故共有13次未命中。而第二遍到第八遍访问时由于所有信息均已调入Cache，所以全部命中。
命中率80013800983753设访问一次Cache需要时间为t，则访问一次主存需要时间
为6t没有Cache时，访问主存需时间6t；有Cache时，访问主存的
时间是6t198375，访问Cache的时间98375t平均的访问时间为：
6t19837598375t108125t所以，速度提高为：6t108125t≈55倍。
15
fr