速度，且刷新过于频繁。所以，应该采用异步刷新方式，假设允许的最大刷新间隔是2ms
则相邻两行刷新间隔为2ms12815625微秒。全部存储单元刷新一遍实际时间是
0512864微秒
【518】有一个8位机，采用单总线结构，地址总线16位A15～A0，数据总线8位D7～D0控制总线与主存有关的信号有MREQ低电平有效允许访存和RW高电平为读命令，低电平为写命令。主存地址分配如下：从0～8191为系统程序区，有ROM芯片组成；从819232767为用户程序区；最后最大地址2K地址空间为系统程序工作区上述地址均为十进制，按字节编址。现有下列存储芯片：8K×8的ROM，16K×1，2K×8，4K×8，8K×8的SRAM。从上述规格中选用芯片设计该机的存储器，画出主存的连接框图，并注意画出片选逻辑及与CPU的连接。解：注：该题首先应将十进制的单元数转换成对应的地址空间。
可得系统程序区为0000H～1FFFH（8191）8K，用户程序区
8
f2000H～7FFFH24K，程序工作区8000H～87FFH2K。所以，选用8K×8ROM一片，8K×8RAM3片，2K×8RAM1片。
片选
片内地址
A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0
00000000000000008K
0001111111111111
00100000000000008K
00111111111111118K
0100000000000000
0101111111111111
01100000000000008K
0111111111111111
10000000000000002K
1000011111111111
由真值表分析可知，可以用A15，A14，A13通过38译码器进行片选，由于最后2K空间片内地址只有11位，所以，通过一个或门共同参与片选工作。
9
f连接图如下
10
f【519】某半导体存储器容量15KB，其中固化区8KB，可选EPROM芯片为4K×8；可选随机读写区7KB，可选SRAM芯片有：4K×42K×41K×4地址总线A15～A0，双向数据总线D7～D0，RW控制读写，MREQ为低电平时允许存储器工作。设计并画出该存储器逻辑图，注明地址分配，片选逻辑，片选信号极性等。解：注：该题采用全译码方案，选用2片4K×8的ROM，2片4K×4的RAM，2片2K×4的RAM，2片1K×4的RAM。
片选
片内地址
A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A000000000000000004K000011111111111100010000000000004K0001111111111111
4K
00100000000000000010111111111111
00110000000000002K0011011111111111
00111000000000001K0011101111111111
由上表分析可知，A15，A14恒为零，可以通过A13，A12的四个不
11
f同状态，00，01，10，11进行片选，采用全译码方式，片选逻辑如下：4K的ROM地址是0000H～0FFFH，片选CS0Y04K的ROM地址是1000H～1FFFH，片选CS1Y14Kr