实验二
一、实验目的
组合逻辑电路分析与设计
1掌握组合逻辑电路的分析方法与测试方法；2掌握组合逻辑电路的设计方法。
二、实验预习要求
1熟悉门电路工作原理及相应的逻辑表达式；2熟悉数字集成电路的引脚位置及引脚用途；3预习组合逻辑电路的分析与设计步骤。
三、实验原理
通常，逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。电路在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与先前的状态无关的逻辑电路称为组合逻辑电路。1．组合逻辑电路的分析过程，一般分为如下三步进行：（1）由逻辑图写出输出端的逻辑表达式；（2）画出真值表；（3）根据对真值表进行分析，确定电路功能。2．组合逻辑电路的一般设计过程为图实验21所示。设计过程中，“最简”是指电路所用器件最少，器件的种类最少，而且器件之间的连线也最少。
实际逻辑逻辑抽象问题真值表卡诺图化简逻辑代数化简图实验21组合逻辑电路设计方框图最简逻辑表达式逻辑电路图
四、实验仪器设备
1．TPE－ADⅡ实验箱（5V电源，单脉冲源，连续脉冲源，逻辑电平开关，LED显示，面包板数码管等）1台；
1
f2．四两输入集成与非门74LS002片；34四两输入集成异或门74LS861片；两四输入集成与非门74LS203片。
五、实验内容及方法
1．分析、测试74LS00组成的半加器的逻辑功能。（1）用74LS00组成半加器，如图实验22所示电路，写出逻辑表达式并化简，验证逻辑关系。半加和：siABAB进位：ciAB（2）列出真值表。A0011B0101
s
i
c
i
0110
0001
（3）分析、测试用异或门74LS86与74LS00组成的半加器的逻辑功能，自己画出电路，将测试结果填入自拟表格中，并验证逻辑关系。
图实验22
由与非门组成的半加器电路
2．分析、测试全加器电路，设计用74LS86和74LS00组成全加器电路，用异或门、与门和或门组成的全加器如图实验23所示，将测试结果填于真值表内，验证其逻辑关系。
2
f全加和SiAiBiCi1进位：CiAiBiCi1AiBi
图实验23
全加器电路图
输入
A
00001111
i
输出
C
i1
B
00110011
i
C
00010111
i
S
01101001
i
01010101
3．设计：用“与非门”设计一个表决电路。当四个输入端中有3个或4个“1”时输出为“1”其步骤如下。（1）写出真值表。
3
f表实验21真值表
输入A00000000B00001111C00110011D01010101
输出Z00000001
输入A11111111B00001111C00110011D0101010r