《四位异步二进制加法计数器》实验报告
实验人姓名：杨令专业班级：电子１２０４班内序号：５
美国德州仪器半导体技术上海（有限）公司西安电子科技大学MSP430单片机联合实验室
实验日期：２０１２年１０月２５日实验报告提交日期：２０１２年１１月１日
f一、实验目的
1．加深理解四位异步二进制加法计数器的工作原理及电路组成。
2．学会正确使用T触发器。
二、实验内容
１、计数器简介计数器是最常用的时序电路之一，可用来计数、分频、定时、产生节拍脉冲以及其他时序信号。但计数器分类有很多，有同步计数器和异步计数器、加计数器、减计数器和可逆计数器、二进制计数器、BCD码计数器、循环码计数器。本次设计的是四位异步二进制加法计数器。
２、实验接线图、测试步骤及结果
f（１）四位异步二进制计数器逻辑图如上，它由4个T触发器组成。计数脉冲CP加至时钟脉冲输入端，每输入一个计数脉冲，U1将翻转一次。U3和U4都以前级触发器的Q端输出作为触发信号，U2、当Q0端由1变成0时，即Q0由0变成1时U1翻转其余类推。R端是用来清零端只能全部置0S端是用来置1端只能全部置1。（２）四位二进制异步加法计数器的实现：首先是将每个T触发器的Q端与D端相连，构成T触发器，然后按照先前的构思连接电路，加法计数器的计数脉冲输入端为CP，全部清0端为R，全部置1端为S，输出端由低位到高为分别为Q0、Q1、Q2、Q3。
三、思考与总结
1、功能特点：利用触发器的翻转功能，异步二进制计数器可以实现加法或减法计数，记录结果用若干位十进制数表示，N位计数器可实现0到（2N－1）个CP脉冲的计数。2、结构特点：高位触发器的时钟脉冲CP由低位触发器的输出Q或Q提供。3、工作原理：异步二进制加法计数器的工作特点是：高位触发器在低一位触发器的输出信号Q出现下降沿的时候翻转；异步二进制减法计数器的工作特点是：高位触发器在低一位触发器的输出信号Q出现下降沿的时候翻转。
f４、在这次电路课程设计中我花了较多的时间查阅资料进行反复练习。由于是第一次做电路的课程设计对于相关设计过程和分析方法并不大熟练。但功夫不负有心人最终还算顺利完成这对我以后学习相关的课程以及进行更高层次的数字电路设计都奠定了不错的基础。在设计过程中出现了各种各样的问题有些是单一原因引起的有的是综合原因引起的这些都很考验我的毅力与坚持。但是我掌握了研究这类问题的方法即问题解决的过程就是要从问题所表现r