异步二进制计数器最多只能有5位516①根据异步二进制递减计数器状态转换表，总结出这样的规律：最低位Q0每来CP31
f都翻转一次，其他位（Q3，Q2，Q1）是相邻低位“0”过后，再来CP翻转一次（即相邻低位上升沿、高位翻）②令所有JK触发器JK1使其具有T触发器功能，这样按减法计数各出端Q变化规律引入恰当的CP就可以了设所用JK触发器是两片双JK下降沿触发器74LS112，则令CP0CP（外加）
CPQ0Q0Q01
CP2Q1CP3Q2

电路图如图题516
图题516
517每过一个CP下降沿读一次输出状态组合Q2Q1Q0，发现是六个状态在循环，其顺序为：010→000→001↑↓101←011←100说明这是一个六进制计数，模N6518由图题518作出分析如下：①各触发器CP相同，为同步计数器②驱动方程：
J01J2Q1
J1Q2
K2Q1

K1Q0
K0Q2


③状态方程Q
1JQ
KQ


Q21Q2Q1
Q2Q1
Q1

Q1
1Q2Q1
Q1
Q0


Q01Q0Q2Q0
④状态计算：得状态转换图和时序图如图题518（解）、（a）（b）所示由图可知，它是一个不能自启动的三进制计数器
32
f图题518解（a）
（解）b
519由给定电路可知这是一个异步计数器分析如下：时钟方程CP0CP1CP①（外加）CP2Q1②驱动方程
J1Q0
J2Q1



K1Q2Q0Q2Q0；

K21；
J0QQ
2

1
K01
③将驱动方程代入特性方程Q
1JQ
KQ
得状态方程：

Q21Q2Q1

Q1
2
Q

11

QQQQ1
Q0
1
0


Q01Q2Q1
Q0
④状态计算得状态转换图和时序图如图题519（解）（b）所示该电路是能够自启动（a）的七进制计数器
图题519（解）
520从图题520分析可知，①两片74161之间采用异步进位方式，由左边芯片高位Q2下降沿（由1回0）经反相器产生上升沿给右边芯片作CP使其计数②两芯片分别用反馈置数法（LD0时同步置数）构成六进制（左）和八进制（右），所以该计数器的模N6×848，为48分频电路，即：fY∶fCP1∶48521由图题521分析可知，低位（左74161）的状态从1001～1111为七进制，高位（右33
f74161）的状态从0111～1111为九进制，（两片分别采用反馈置数法）考虑二者的进位连接关系总状态数（计数器的模数）N7×963，是63进制计数器fY∶fCP1∶63（63分频）522①反馈归零法：74163为同步清零方式的二进制芯片，六进制中的状态为0000～0101用5状态0101中的Q2Q011作反馈识别信号即可，即令RDQ2Q1，接法见图题522a）（②反馈置数法：74163的r