16
21系统设计基本要求1622系统设计方案1623系统的组成及工作原理17
第三章系统整体的结构和各个组成的模块18
31系统的结构1832抢答鉴别模块1833计分电路模块1934计时电路模块1935译码电路模块2036抢答器顶层电路21
第四章系统仿真24
41抢答器鉴别模块仿真2442抢答计分模块仿真2443抢答器计时模块仿真2544静态译码器电路模块仿真2645动态译码器电路模块仿真26
2
f基于FPGA的多路智力抢答器的设计
第五章结论28致谢29参考文献31附录A程序代码错误未定义书签。
3
f基于FPGA的多路智力抢答器的设计
引言
近些年来抢答器作为在竞赛、文体娱乐活动（抢答活动）中，能准确、公正、直观地判断出抢答者的机器被广泛使用，通过抢答者的指示灯显示、数码显示和警示显示等手段指示出第一抢答者。抢答器在生活中的应用是越来越多了，所以开发出更好，更有效率，性价比更高的抢答器越来越有必要。
随着我国经济和文化事业的发展，在很多公开竞争场合要求有公正的竞争裁决，诸如证券、股票交易及各种智力竞赛等因此出现了抢答器。抢答器一般是由很多电路组成的，线路复杂，可靠性不高，功能也比较简单，特别是当抢答路数很多时，实现起来就更为困难。因此我们设计了以FPGA器件的新型智能的抢答器，在保留了原始抢答器的基本功能的同时又增加一系列的实用功能并简化其结构。
本设计就以FPGA作为工具对抢答器的各种操作进行控制，r