基于FPGA的多路智力抢答器的设计
毕业设计基于FPGA的多路智力抢答器的设计
摘要本文介绍了一种基于VHDL语言，采用FPGA芯片作为控制核心，设计的一
款智力竞赛抢答器且给出了各模块及具体电路图。并利Altera公司的开发平台MAXPLUSⅡ工具完成了编译和仿真，经实际电路测试验证达到了预期的设计要求。随着我国经济和文化事业的发展，在很多公开竞争场合要求有公正的竞争裁决，诸如证券、股票交易及各种智力竞赛等因此出现了抢答器。抢答器一般是由很多电路组成的，线路复杂，可靠性不高，功能也比较简单，特别是当抢答路数很多时，实现起来就更为困难。因此我们设计了以FPGA器件的新型智能的抢答器，在保留了原始抢答器的基本功能的同时又增加一系列的实用功能并简化其结构。FPGA的抢答器又称为第一信号鉴别器，其主要应用于各种知识竞赛、文艺活动等场合。FPGA技术正处于高速发展时期，新型芯片的规模越来越大，成本也越来越低，低端的FPGA已逐步取代了传统的数字元件，高端的FPGA不断在争夺ASIC的市场份额。基于FPGA的开发成为一项系统级设计工程。随着半导体制造工艺的不同提高，FPGA的集成度将不断提高，制造成本将不断降低，其作为替代ASIC来实现电子系统的前景将日趋光明。
关键词FPGAMaxplusⅡ多路抢答器VHDL
1
f基于FPGA的多路智力抢答器的设计
目录
第一章设计的工具与平台6
11EDA的技术136111EDA技术的起源6112什么叫EDA技术46114EDA技术的主要内容7115EDA技术的应用形式812FPGA简介578121FPGA设计背景8122FPGA基本结构和特点9123课题研究的意义1013VHDL语言的概述81210131VHDL的简介10132VHDL的优点11133VHDL语言的开发流程1114MAXPLUS软件的简介12141MaxplusⅡ的概述1312142MaxplusⅡ的特点1412143MaxplusⅡ的功能简介13
第二章多路抢答器设计与分析r