基于DDS的正弦信号发生器设计报告
院专
系：业：
自动化工程学院电子学系电子信息科学与技术
1
f班姓
级：名：
2009级2班何伍健
1
DDS信号发生器原理
对于正弦信号发生器，它的输出可以用下式来描述：
其中，Sout是指该信号发生器的输出信号波形，fout只输出信号对应的频率。上式的表述对于时间t是连续的，为了用数字逻辑实现该表达式，必须进行离散化处理，用基准时钟clk进行抽样，令正弦信号的的相位θ为
在一个clk周期Ｔclk，相位θ的变化量为
其中fclk指clk的频率对于2π可以理解为“满”相位，为了对Δθ进行数字量化，把2π切割成2N，用词每个clk周期的相位增量Δθ用量化值BΔθ来描述：BΔθ（Δθ2N）2π，且BΔθ为整数与上式联立可得：
显然，信号发生器可以描述
其中θ
k1指前一个
clk周期的相位值，同样得出
由以上推倒可以得出，只要对相位的量化值进行简单的累加运算，就可以得到正弦信号的当前相位值，而用于累加的香味增量量化值BΔθ决定了信号的输出频率fout并呈现简单的线性关系。直接数字合成器DDS就是根据以上原理而设计的数控频率合成器，下图为其基本DDS结构，主要有相位累加器、相位调制器、正弦ROM查找表构成图中的相位累加器、相位调制器、正弦ROM查找表是DDS结构中的数字部分，
2
f图1
2基于DDS的正弦信号发生器设计实现
根据设计原理框图分别设计出加法器、寄存器、正弦波ROM。
21132位加法器ADDER32设计
在原理图文件文件下在空白处双击，单击“MegaWizardPlugI
Ma
ager”选择第一项
图2
选择器件为cyclo
e，语言方式为VerilogHDL。在算数项Arithmetic中选择计数器LPM_ADD_SUB存于所建工程文件夹下命名为ADDER32单击NEXT进入以后对话框后选择32位加法器工作模式选择有一位加法进位输出，选择有符号加法方式，选择2级流水线工作模式此时该加法器变为有时序电路的模块，最后至fi
ish按钮，编辑完成。如图3所示
3
f图3
21232位寄存器DFF32设计
寄存器DFF32由LMP_FF宏模块担任，生成方法同ADDER32相同，设置位数为32位，且为时序控制模块。最终生成后如图4所示
图4
DFF32与ADDER32构成一个32位累加器其高十位A3122为波形数据ROM的地址
213正弦波ROM设计
1首先通过mif文件来产生正弦波
4
f图
5
存盘并命名为si
_rommif2LPM_ROM的订制：ADDER32的产生方法来产生LMP_ROM，按在宏模块选择中选“MemoryComplier”中“ROM1PORT”项
图6
依次设定地址线与数据线的位宽均为十位，最后产生LMP_ROM，如下图所示：v
图7
2r