信息与通信工程学院专业综合实验结题报告
基于FPGA的DDS信号发生器
□国赛；□省赛；□科研立项；□自拟
学生姓名：XXX指导教师：XXX所属专业：XXX
2015年
1月
7日
一、项目内容及要求11项目内容信号源是一种基本的电子设备，广泛应用于通信，雷达，测控，电子对抗以及现代化仪器仪表等领域，是一种为电子测量工作提供符合严格技术要求的电信号设
f备，和示波器、电压表、频率计等仪器一样是最普遍、最基本也是应用最广泛的的电子仪器之一，几乎所有电参量的测量都要用到信号发生器。基于FPGA的DDS信号发生器，由于可以获得很高的频率稳定度和精确度，同时可以根据需要方便地实现各种比较复杂的调频、调相和调幅功能，因此发展非常迅速，尤其是最近随着现代电子技术的不断发展，其应用更是有了质的飞跃。12设计任务要求基于FPGA实验箱设计DDS信号源，可以产生特定频率的正弦波、三角波、方波和锯齿波。二、成果概述通过按键设定不同的频率控制字和波形，在示波器上可以看到正确的波形，数码管上显示的频率值也与示波器上显示的频率值相近，虽存在误差，但在误差允许的范围内可以接受。更改不同的频率控制字，波形的频率改变；更改波形选择按键，波形发生改变。
三、技术方案及实现
31DDS原理DDSDirectDigtalSy
thesis技术设计思想是基于数值计算信号波形的抽样值来实现频率合成的。它包括数字器件与模拟器件两部分，主要有相位累加器、ROM波形查询表、数模转换器组成。其基本框图如下。
1相位累加器是DDS的核心部分。一般是由数字全加器和数字寄存器组成，实现相位累加。如下图所示。
f一般DDS的累加器都采用二进制，线性数字信号通过相位累加器实现逐级的累加。假设累加器字长为N，频率控制字为K，控制时钟频率为fc，系统在同一个时钟下工作，每个时钟周期加法器做一次累加计算。因为累加器的满偏是2N，所以累加一次，相当于做一次2Ⅳ模的运算。得到的和作为相位值。2波形函数存储在ROM中。根据累加器输出的相位值，作为地址，寻找存储在ROM中的波形函数的幅度量化值，完成相位到幅值的转换，输出相对应的序列。3数模转换器DAC是DDS中的重要部分。经过查表以后得到的是离散的脉冲信号，通过数模转换器将转换成为连续平滑的信号。DDS输出的最高频率主要跟DAC的性能有关。因为一个正弦周期内采样点越少，越容易发生失真现象。为了获得较为理想的信号，一般DAC之后都会接一平滑滤波器。下图可以直观的显示出各部件在波形输出过程中的效果。r