基于DSP和USB的高速数据采集与处理系统设计
在图像数据处理系统中，常常需要对高速信号进行采集与处理。例如，在光传感技术中对光脉冲散射信号的测量，在雷达工程中对电磁脉冲信号的测量等，都需要对高速信号进行采集与运算，而且此类高速信号的测量，往往对数据采集与处理系统提出严格的要求。本文设计并实现一种基于DSP和USB的高速数据采集与处理系统。该系统电路简单，可靠性好，具有一定的通用性，并且可以进行多通道扩展。
1原理概述基于DSP和USB的高速数据采集与处理系统的原理框图如图1所示。系统上电后，DSP、FPGA分别由各自的FLASH加载程序，采集与处理系统开始运行。在AD变换器完成转换后由FPGA向DSP发送中断0申请信号，DSP从ADFIFORAM中读取数据，并进行小波变换去噪处理，处理结束后DSP向USB控制器发送中断申请信号，USB控制器将处理后的数据发送至PC机，由主机应用程序显示数据。主机应用程序还可以对整个采集、处理系统进行控制，主要设定三个功能：接收处理后的数据，接收处理前的数据，设定AD的采样频率和采样点数。2系统硬件设计系统硬件设计主要分为三大部分：DSP部分、FPGA部分、USB部分。
f21DSP部分设计本系统使用的DSP芯片为TI（德州仪器）公司的TMS320VC33，它是TI公司推出的性价比极高的32位浮点型数字信号处理芯片，是目前在国内外使用最为广泛的浮点DSP之一。TMS320VC33具有以下特点：哈佛结构；流水线操作；专用的硬件乘法器；特殊的DSP指令；快速的指令周期。另外，TMS320VC33还具有强大的浮点运算能力，运算速度可达150MFLOPS（每秒百万次浮点运算），处理能力达到75MIPS（每秒百万次指令
周期）。而且，它还采用33VIO电压和18V处理器核电压使功耗降低到200mW。DSP部分的电路设计主要是为TMS320VC33的外围电路设计。TMS320VC33的STRB0和引脚分别连接存储器的片选和使能引脚，实现程序数据存储器的扩展；
引脚接到高电平，INT2引脚接到低电平，实现上电后程序自加载；由TMS、TDI、TDO、TCK、、EMU0、EMU1等引脚组成程序下载口，以方便DSP程序调试。
22FPGA部分设计因为本系统的逻辑比较复杂，为了有效地减少硬件的体积、提高硬件系统的可靠性，这里把所有的逻辑控制电路、各种存储器寄存器的地址译码电路都用一块超大规模现场可编程逻辑门阵列（FPGA）XC3090来实现。逻辑控制电路包括：命令寄存器、采样点数采样频率设定寄存器、中断申请信号发生器、将AD结果写入FIFORAM的控制电路、USB及其FIFO和ADFIFO状态r