江苏大学
数字逻辑电路课程设计
课题：多功能数字钟学号：4141110023姓名：谢舟
专业班级：J计算机1401学院：京江学院指导老师：耿霞
2016年1月9日
fJ计算机1401
谢舟
4141110023
目录
一、实验目的1二、顶层图1三、系统功能分析11时、分、秒的基本组成VHDL12分配器和二路选择器43计时和校时模块54整点报时模块65分频模块76动态显示模块87闹钟模块11四、引脚锁定12五、心得体会12
2
f一、实验目的
多功能数字钟具有以下功能：
1能进行正常的时、分、秒计时。2可使用以EP1C12F324C8为核心的硬件系统上的脉冲按键或者拨动开关实现“校时”、“校分”及秒清零功能。3可使用以EP1C12F324C8为核心的硬件系统上的扬声器进行整点报时。4设置闹钟，并连接扬声器实现闹铃功能。5通过以EP1C12F324C8为核心的硬件系统上的动态扫描数码管显示时间。
二、顶层图
js
s_sel
DFF
dex2selo1o2
mux2ABSY
c
t24
jh30
zsahz64
DFF
c
t24
PRN
h30Q
sa
INPUTGND
hz64
D
PRN
NOT
Q
i
st9

zsa
hz4
clk
data
CLRNi
st12
ql30qh30tc
jh74
D
clk
i
st24
js
s_sel
i
st5
NAND2
i
st
i
st17
CLRNi
st21
DFF
ql30qh30tc

h74
i
st3
c
t60
PRN
m30
DFF
dex2
cs
mux2o1o2ABS
bNOTi
st19

zsb
VCC
c
t60
jm30
sb
INPUTGND
hz64
D
PRN
NOT
hz64
D
Q
Q
seli
st23data

zsbb
hz4
Y
clkclr
i
st1
CLRNi
st14
ql30qh30tc
i
st18
NOT
clkclr
i
st4
jm74
CLRNi
st22
ql30qh30tc

m74
i
st25
i
st13
VCC
DFF
NOT
dtsmsel_showjs30jh70jm70
h70
m70js
s_seljh70jm70
h70
m70selri
g
XOR
sc
INPUTGND
i
st28
hz64
D
PRN
NOT
c
t60clkclr
i
st2
clkclkoh70om70js70h70m70s70seg7out60sel20
seg60sel20
Q
i
st16
CLRNi
st15
ql30qh30tc
js74cs
freq_divider
i
st8
clk
INPUTGND
clk
hz1hz4hz64hz512
hz4hz64hz512
NOTVCC
DFF
ri
g_outi
st38
i
st27
OUTPUT
compare
jh70ri
g
seg0seg1seg2seg3seg4seg5seg6sel0sel1sel2
OUTPUT
D
PRN
Q
ri
g_stopi
st6
JKFF
INPUTGND
jm70
h70
jh70jm70
h70
m70
ri
g_out
OUTPUTOUTPUTOUTPUTOUTPUTOUTPUTOUTPUT
i
st30
CLRNr