i
st28
i
st56
i
st29
i
st57
74283
CINA1B1A2B2A3B3A4B4
i
st64
74157
SELA1B1A2B2A3B3A4B4GN
GND
i
st58
74283
CINA1B1A2B2A3B3A4B4
i
st84
74157
SELA1B1A2B2A3B3A4B4GN
GND
SUM1SUM2SUM3SUM4COUT
NOT
i
st30
Y1Y2Y3Y4
SUM1SUM2SUM3SUM4COUT
NOT
i
st59
Y1Y2Y3Y4
BITADDER
i
st27MULTIPLEXER
BITADDER
i
st55MULTIPLEXER
AND2OR2NOT
AND2OR2NOT
i
st31AND2
i
st33i
st32
AND4
i
st60AND2
i
st62i
st61
AND4
i
st34NOTi
st35
NOT
i
st63NOTi
st64
NOT
i
st37
NOTNOT
i
st66
NOTNOT
i
st38i
st36
i
st67i
st65
i
st39
i
st68
OUTPUT
pi
_
ame58
图（2）
仿真（VerilogHDL）
首先，对74x283芯片进行仿真，定义adder模块如下：moduleadderABCi
SCouti
put30ABCi
output30SoutputCoutassig
CoutSABCi
e
dmodule然后，调用adder模块，组合设计BCDaddermoduleBCDadderCDCi
1SuCOi
put150CDi
put30Ci
1output150SuoutputCOwire150S1SSwire30Cout1
fadderAC30BD30Ci
Ci
1SS130CoutCout10assig
SS0S11S12S13Cout10assig
Su0S10assig
Su1SS0S11SS0S11assig
Su2SS0S11S12SS0S12assig
Su3SS0S13S12S11S10SS0S13adderAC74BD74Ci
SS30SS174CoutCout11assig
SS4S15S16S17Cout11assig
Su4S14assig
Su5SS4S15SS4S15assig
Su6SS4S15S16SS4S16assig
Su7SS4S17S16S15S14SS4S17adderAC118BD118Ci
SS74SS1118CoutCout12assig
SS8S19S110S111Cout12assig
Su8S18assig
Su9SS8S19SS8S19assig
Su10SS8S19S110SS8S110assig
Su11SS8S111S110S19S18SS8S111adderAC1512BD1512Ci
SS118SS11512CoutCout13assig
SS12S113S114S115Cout13assig
Su12S112assig
Su13SS12S113SS12S113assig
Su14SS12S113S114SS12S114assig
Su15SS12S115S114S113S112SS12S115assig
COCout13e
dmodule仿真结果：可正确实现四位数字内的加法；
f总结：此次课程设计是本人第一次独立完成的一个比较完整的“项目”，它集筛选（提出）问题、需求分析、提出设计方案、可行性分析、确定设计方案、实现、仿真检验等于一体，是对人综和素质的检验和锻炼；学习关于电子设计的相关课程（电路分析、模拟电路、数字设计）已经有一年半的时间了，期间就只是做题和简单的仿真，觉得不过如此，挺简单的。但纸上得来终觉浅，虽然这只是一个很简单的设计，真正要动手的时候才发现不知该如何下手，几经辗转才了解电子设计的诸多流程。r