端必须保持低电平（接地）。需注意的是：如果加密位LB1被编程，复位时内部会锁存EA端状态。如EA端为高电平（接Vcc端），CPU则执行内部程序存储器的指令。FLASH存储器编程时，该引脚加上12V的编程允许电源Vpp，当然这必须是该器件是使用12V编程电压Vpp。
三、总体设计
f31原理图
32实验步骤
主机首先发出一个480－960微秒的低电平脉冲，然后释放总线变为高电平，并在随后的480微秒时间内对总线进行检测，如果有低电平出现说明总线上有器件已做出应答。若无低电平出现一直都是电平说明总线上无器件应答。做为从器件的DS18B20在一上电后就一直在检测
f总线上是否有480－960微秒的低电平出现，如果有，在总线转为高电平后等待15－60微秒后将总线电平拉低60－240微秒做出响应存在脉冲，告诉主机本器件已做好准备。若没有检测到就一直在检测等待。接下来就是主机发出各种操作命令，但各种操作命令都是向DS18B20写0和写1组成的命令字节，接收数据时也是从DS18B20读取0或1的过程。因此首先要搞清主机是如何进行写0、写1、读0和读1的。写周期最少为60微秒，最长不超过120微秒。写周期一开始做为主机先把总线拉低1微秒表示写周期开始。随后若主机想写0，则继续拉低电平最少60微秒直至写周期结束，然后释放总线为高电平。若主机想写1，在一开始拉低总线电平1微秒后就释放总线为高电平，一直到写周期结束。而做为从机的DS18B20则在检测到总线被拉底后等待15微秒然后从15us到45us开始对总线采样，在采样期内总线为高电平则为1，若采样期内总线为低电平则为0。对于读数据操作时序也分为读0时序和读1时序两个过程。读时隙是从主机把单总线拉低之后，在1微秒之后就得释放单总线为高电平，以让DS18B20把数据传输到单总线上。DS18B20在检测到总线被拉低1微秒后，便开始送出数据，若是要送出0就把总线拉为低电平直到读周期结束。若要送出1则释放总线为高电平。主机在一开始拉低总线1微秒后释放总线，然后在包括前面的拉低总线电平1微秒在内的15微秒时间内完成对总线进行采样检测，采样期内总线为低电平则确认为0。采样期内总线为高电平则确认为1。完成一个读时序过程，至少需要60us才能完成。
4总结
首先了解ds18b20的工作原理、at89s52的工作原理、1602的工作原理、然后根据其原理连接号原理图，如原理图所示18b20的3脚接正5V，1脚接地，2脚为数据输出接到at89s52的p33脚，在连接号at89s52的外围电路让其工作，则可从18b20的2脚读取数据，直接转r