实验一组合逻辑电路的设计
1实验目的1，掌握组合逻辑电路的功能分析与测试2，学会设计以及实现一位全减加器电路，以及舍入与检测
电路设计。
2实验器材74LS0074LS0474LS1074LS8674LS7374LS74
二输入四与非门六门反向器三输入三与非门二输入四异或门负沿触发JK触发器双D触发器
3实验内容
1设计舍电入路与框检图测的逻辑电路：1输入：4位8421码从00001001输入信号接4个开关，从开关输入。2输出：当8421码0101（5）时，有输出F11当8421码中1的个数是奇数时，有输出F21
f2，设计一位全加全减器如图所视：
当s1，时做减法运算，s0时做加法运算。ABC分别表示减数，被减数，借位（加数，被加数，进位）4实验步骤1设计一个舍入与检测逻辑电路：做出真值表：
f作出卡诺图，并求出F1F2
f根据F1F2的表达式做出电路图：
按照电路图连接号电路，并且验证结果是否与设计相符。2设计一位全加全减器做出真值表：
fF1的卡诺图
F1卡诺图：
F2的卡诺图
f按照电路图连接号电路，并且验证结果是否与设计相符。
f5实验体会
通过这次试验，我了解了用仪器拼接电路的基本情况。懂得了从电路图到真实电路的基本过程。在连接的时候，很容易因为线或者门出现问题。
fr