实验二组合逻辑电路的设计1实验目的1掌握组合逻辑电路的功能分析与测试2学会设计以及实现一位全减加器电路以及舍入与检测电路设计。2实验器材74LS00二输入四与非门74LS04六门反向器74LS10三输入三与非门74LS86二输入四异或门74LS73负沿触发JK触发器74LS74双D触发器3实验内容1设计一位全加全减器
如图所视
f当s1时做减法运算s0时做加法运算。ABC分别表示减数被减数借位加数被加数进位
2设计舍入与检测的逻辑电路1输入4位8421码从00001001输入信号接4个开关从开关输入。2输出当8421码01015时有输出F11当8421码中1的个数是奇数时有输出
F214实验步骤1设计一位全加全减器做出真值表电路框图
fF1卡诺图F2
f的卡诺图
按照电路图连接号电路并且验证结果是否与设计相符。2设计一个舍入与检测逻辑电路
f做出真值表作出卡诺图并求出F1F2
f根据F1F2的表达式做出电路图：
按照电路图连接号电路，并且验证结果是否与设计相符。5实验体会通过这次实验我了解了实验器材的一般性使用方法，熟悉了数字逻辑实验的方法，能解决一些比较简单的问题。但是拿到题目知道怎么做不会连线，连线时又出了很多问题，很高兴有机会做这个实验，下次会更加努力。
fr