开关S1或S2为零，
12
f或为一时，可能会产生抖动，接电容可以缓解抖动。必要时刻将其改为去抖开关。
图九校时校分电路
表四校时开关功能表
S2
S1
功能
1
1
计数
0
1
校分
1
0
校时
235主体电路图
根据设计的主体思想和各部分电路，按照流向分级安装，逐级级联，每一级指组成数字钟的各功能电路。
注意事项：级联时如果出现配合不同步，或尖峰脉冲干扰，引起逻辑混乱，可以增加逻辑门来延时，如果显示字符变化很快，模糊不清，可能由于电源电流的跳变引起的，可在集成电路器件的电源端加退耦滤波电容。
经过纠正设计方案中的不足之处后，联出总体逻辑电路图，如图十所示
13
f图十数字钟的主题电路逻辑图24电路仿真测试
连接好电路后进行仿真241基本功能测试两个开关都接高电平，此时和分计数器正常计数。秒计数器计到59时，下一个脉冲到来时，分的各位加一。当分计数器计到59并且秒计数器计到59时，时计数器的个位加一。即当时钟运行到23时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字时钟自动显示为00时00分00秒，如图所示
14
f图十一基本功能仿真测试242校正功能测试左开关接高电平，右开关接低电平时，可以对分计数器进行校正。右开关接高电平，左开关接低电平时，可以对分计数器进行校正。如图所示
图十二基本功能
15
f仿真测试
16
f图十三基本功能仿真测试
三总结
31结论在进行电路的设计中，遇到了很多的问题，设计振荡电路时，由于电源和地的选择
不正确，导致数码管无法显示，设计显示电路时，没有注意数码管是共阴还是共阳，导致连接错误。设计校正电路时，刚开始的门电路选用2V的CMOS系列，导致校正电路无法发挥作用。后改用74LS系列，电路才发挥作用，
通过自己亲身设计，熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然
17
f这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题。32优点与不足321优点
可以实现数字电子中的基本计时功能，并且增加了校正电路，在小时校正时不影响分和秒的正常计数，在分校正时不影响秒和小时的正常计数。322不足
基本脉冲的产生采用的时三五定时器电路，产生的秒脉冲不够精确。33心得与体会
我们学习了数字电子电路和模拟电子电路，对电子技术有了一些初步了解，但那都是一些理论的东西。通过这次数字电子钟的课程设计，我才把r