数字电子钟
实
习
报
告
通信与信息工程学院通信工程班
一、设计课题：数字电子钟的设计设计课题：
1
f二、设计要求：设计要求：要求
1．确定数字电子钟的总体设计方案，画出总方框功能，并进行各单元的设计，画出逻辑图。图，划分各单元电路的2．选择元器件型号，确定元器件的参数。3．画出逻辑图和装配图，并在面包板上组装电路。4．自拟调整测试方案步骤，并进行电路调试，使其达到设计要求。
三、实验原理实验原理
数字电子钟用555定时器、电阻、电容连接成的多谐振荡器产生2KHz的脉冲信号，再经过3次十分频和2次二分频，即得到1Hz的秒脉冲信号，然后通过4518计数器组成60进制计数器和24进制计数器，最后经74LS47译码器驱动数码管显示。
四、设计过程
1总电路组成框图1总电路组成框图
2．晶体振荡电路
设计振荡频率为f2KHz，q23，f1R1R2）由（Cl
2，（R1R2）qR12R2，选取R1R224KΩ，C101uf，C2001uf。图中8端接5V电源时，则4端输出f2KHz，q23的方波信号。电路如下图所示：
2
fR124k
8VCC5RSTDISTHRTRICONGND3OUT4
R224k
2671
A1
C101F
C2001F
555_VIRTUAL
3．分频电路
4518是一个同步加计数器，在一个封装中含有两个可互换十进制计数器，信号由EN输入此时CP端为低电平同时复位端也保持低电平只有满足了这些条件时电路才会处于计数状态否则没办法工作。因此，可进行三次十分频，再进行一次二分频，即可得到秒脉冲。电路如下图所示：
16345611121314163456111213141CLK1CLK1RST92CLK102CLK152RSTVSSVDD1A1B1C1D2A2B2C2DU24518BP_5VVSS8
16345611121314
1CLK1CLK1RST127
92CLK102CLK152RST
8
VDD1A1B1C1D2A2B2C2DU14518BP_5V
4．时、分、秒计数器
根据60s为1mi
，60mi
为1h，24h为一个计数周期的计数规律，分别确定秒、分、时的计数器。秒和分的显示均为60制，因此它们由二级十进制计数器组成，其中秒和分的个位均为十进制计数器，十位为六进制计数器，采用反馈归零法，利用4518双十进制计数器来实现。电路如下图所示：
16345611121314
127
VDD1A1B1C1D2A2B2C2D
VDD1A1B1C1D2A2B2C2D
7400N
7400N
7400N
U5
U4
4518BP_5V1CLK1CLK1RST2CLK2CLK2RSTVSS
4518BP_5V1CLK1CLK1RST2CLK2CLK2RSTVSS
1CLK1CLK1RST
2CLK2CLK2RST91015
VDD1A1B1C1D2A2B2C2DU34518BP_5V1278VSS
U10A
U8A
U6A
U11A
7404N
U9A
91015
91015
7404N8127
U7A
7404N8
127
3
16345611121314
f5．显示电路
秒计数器、分计数器、和时计数器的计数分别输送给r