学生实验实习报告册
学年学期：
课程名称：
实验项目：
基于FPGA的数字电子钟的设计与实现
姓
名：
学院和专业：
班
级：
指导教师：
重庆邮电大学教务处制
f1系统顶层模块设计（如：图一0）
图一0
f2主要功能模块电路设计
21分频模块
这是分频模块的顶层设计图主要完成了把50MHz的时钟信号降频为1KHz、500Hz、1Hz图一1
这是其中100分频计数器的计数器图一2
图一1
22计时模块
分、秒计时模块（实现模60计数）
图一2图二1
这是两个模60计数器，
图二1
f其中是连在一起的，把秒钟的进位信号接到分钟计数模块的接收端221小时计时模块（实现模24计数图二2）这是模24计数器（如图：图二2），是用74390来实现，47390是下降沿有效
图二2
23数码管动态显示模块
这是动态显示模块的顶层设计图，如图：图二3
图二3231扫描模块cou
er6（实现6位数码管的扫描图二4）该模块需使用74390设计一个模6的计数器。实现了模值为6的计数功能其中应该接好global用作延时
f图二4位选模块dig_select38译码器用作控制哪一个数码显示器亮图二5该模块用于选择6位数码管中的某一位显示相应字形。74138为
图二5232段选模块seg_select图二6该模块功能是从6组4bit信号中选择一组作输出。
图二6
f233译码模块decoder（实现了把8421码，译码成数码管的显示）图二7
图二7
24整点报时
设计思路：首先要做到在整点的时候报时（也就是说再整点的时候蜂鸣器响），那么我们就观察在整点的时候电路有什么特征。
我们观察到的特征就是：在整点的时候秒钟，分钟都是为零的，也就是说在正点的时候分钟秒钟的二进制数每位都是为零的，那么这就是我们控制蜂鸣器响的条件了。那就是把秒钟分钟的每个线或非一下就好了。但是我们要实现蜂鸣器响几秒，那么就再秒钟的低两位上就不接，就实现了响四秒。
图三1
25调时功能在设计调时间功能的时候，首先就想到我们直接在计数器的cp信号上接上一个开关然后手动给cp然后计数器增加，但是我们在不用调时的时候就是正常的时钟，那么我们就用一个二选一数选器来实现选择计数器的cp信号的来自我们手动给还是来自上一个计数器的进位信号。
f同时在我们挑时间的时候时钟是暂停了，实现暂停就是我们用一个与门加上一个选着端，选择端是1时1Hz的时钟信号就通，否则就断开。
图四1图四1
26秒表
秒钟的思路就来自于我们的普通时钟只是我们用的是100Hz时钟信号。然后我们是用100模60模60模的计数器。秒表是要清零的那么我们就用r