EP
QcQbQa
ET74LS163
CP
CP
DCBALDCR
“1”
QACPA
CPB
QBQCQD74LS93
R01R02
图5
五、（10分）13分
状态转换表
第6页（共13页）
f试题：
CPQdQcQbQa00000100012001030100401015011060111710008100191010101100111101121110131111140000
班号：
姓名：
30124567151413121098
11
14进制计数器。
23分
Q1
Q0

Q3
Q2

00
000001
01
11
10
001000000100
010101
011010000111
111101111000001111
101001101000001100
Q
13

Q3
Q1


Q3
Q0


Q3
Q2
Q1
Q0

D3Q3
Q1
Q3
Q0
Q3
Q2
Q1
Q0

状态方程：
Q
12

Q2
Q1


Q1
Q0

驱动方程：D2Q2
Q1
Q1
Q0

Q
11

Q1
Q0


Q2
Q1
Q0

D1Q1
Q0
Q2
Q1
Q0

Q
10

Q2
Q1


Q2
Q0

32分
D0Q2
Q1
Q2
Q0

fQd128Hz，
占空比D50。
42分
fQD16Hz；fQA8Hz。
第7页（共13页）
f试题：
班号：
姓名：
得分
六、10分由25分频异步计数器74LS90和存储器构成的电路如图6a所示。1．画出QDQCQBQA的状态转换图（画出正常计数循环内的状态即可）；
2．设初始时刻QDQCQBQA0000，给定时钟CP，D3、D2、D1、D0的波
形如图6b所示。请用A3、A2、A1、A0的与或标准型分别表示D3、D2、D1、D0（按A3A2A1A0
的顺序确定最小项编号），并在图6a中画出ROM阵列中的存储内容。
3．图6a中检测电路的输入如图6b所示，D3与D2，D1与D0分别为两组方波信号，
试设计该检测电路，要求当X接D0、Y接D1时，Z稳定后输出为1；当X接D2，Y接
D3时，Z稳定后输出为0。
m0m1
mm23
A3地
m4m5
A2址
A1
译码
A0器
m6m7m8m9m10
m11
m12m13m14
m15
D3D2D1D0
CP
CPBQDQCQBQA
74LS90CPAS92S91R02R01
X
检测
Z
电路
Y
EN
图6a
CP123456789101112131415D3D2D1D0
图6b
六、（10分）1．2分
0000
0010
0100
0110
0101
0011
0001
1000
26分
第8页（共13页）
f试题：
D3m2468D1m3456
班号：
D2m1468D0m1234
姓名：
m0
m1
m2
m3
A3地
m4m5
A2址
A1
译码
m6m7m8m9
A0器
m10
m11
m12
m13
m14
m15
D3D2D1D0
CP
CPBQDQCQBQA
74LS90CPAS02S01R02R01
X
检测
Z
电路
Y
EN
32分
X
1DQ
Z
C1FF0
Y
还有X、Y颠倒，下降沿触发也对
第9页（共13页）
f试题：
班号：
姓名：
得分
七、（共6分）1．请在图71中将下列Verilog程序r