数字电子钟实验报告
一课程设计题目数字电子钟的设计二设计目的1、掌握数字系统设计的基本方法与流程。2、掌握计数器、译码器、数据选择器等常见器件的原理及使用方法。3、掌握PLD开发工具QuartusII的使用。4、掌握VHDL硬件描述语言文本输入与原理图输入方法。三设计内容1进行需求分析确定总体框架。2利用VHDL文本输入方式或原理图输入法分模块具体分析。3对设计电路进行仿真与测试。四设计要求1具有时、分、秒的计数功能并且以24小时为一个计时周期。2具有整体清零功能。3分别用6个数码管显示时、分、秒记时结果的个位与十位。4当电路发生走时误差时要求电路具有校时功能。五工作原理
数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、分频器整点报时电路等组成。将标准秒脉冲信号送入“秒计数器”该计数器采用60进制计数器每累计60秒发出一个“分脉冲”信号该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器每累计60分发出一个“时脉冲”信号该信号将被送到“时计数器”。“时计数器”采用24进制计数器可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码通过六位LED显示器显示出来。其数字电子钟电路分析设计框图如下
f数字电子钟实验报告
六课程设计的电路设计部分1分频器实现对脉冲的1000分频仿真图如下
260进制计数器
f数字电子钟实验报告电路即可作为秒计数器也可作为分计数器仿真图如下
324进制计数器电路作为时计数器仿真图如下
f数字电子钟实验报告
4译码显示电路译码电路的功能就是将秒、分、时计数器的输出代码进行翻译变成相应的数字。输出高电平有效专用于驱动LED七段共阴极显示数码管。若将秒、分、时计数器的每位输出分别送到相应七段译不管的输入端便可以进行不同数字的显示。
仿
真
图
如
下

f数字电子钟实验报告
5校时电路校时电路就是数字钟不可缺少的部分每当数字钟与实际时间不符时需要根据标准时间进行校时。
仿真图如下
f数字电子钟实验报告
总
的
仿
真
图

七设计拓展若要求数字电子钟具有整点报时响铃的功能应如何修改设计？
f数字电子钟实验报告仿广播电台整点报时电路设计每当数字钟计时快到整点时发出响声四低一高并
且以最后一声高音结束的时刻为整点时刻。整点报时电路
然后如上封装成模块供总电路调用来调整分秒计数器。八心得体会这次电子技术课程设r