一1数据类型BIT与STD_LOGIC有什么区别。BIT类型的取值只能是0或1，没有不定状态X，也没有高阻态。STD_LOGIC类型可以有9种不同的值，包括U初始值，X不定，00，11，Z高阻态，W弱信号不定，L弱信号0，H弱信号1‘’不可能情况。
2信号和变量的异同。信号是全局量，只要在结构体中已经定义，就可以在结构体中的所有地方使用，信号的赋值符号是””信号带入时可以附加延时，信号实际带入过程和带入语句的处理时分开进行的。变量是局部量，只能在进程，子程序内部定义和使用，变量的赋值符号是“：”，变量的赋值是立即执行的，不能附加延时。
3VHDL语言的基本顺序语句和并行语句有哪些？双性语句：信号带入语句顺序语句：WHAT语句，断言语句，变量赋值语句，IF语句，CASE语句，LOOP语句，NEXT语句，EXIT语句，过程调用语句，NULL语句。并行语句：进程（PROCESS）语句，条件带入语句，选择信号带入语句，并发过程调用语句，块语句。
4用VHDL语言进行硬件设计的流程是什么？1分析实际的需求2确定芯片的功能3用VHDL语言描述改元件4编译，如果有错误修改后再编译直至编译通过。5仿真，如果仿真不符合设计要求，修改程序直至仿真通过。6测试7综合，8下载到实际的芯片上。
5基本的硬件描述语言的种类有哪些？美国国防部开发的VHDL。Verilog公司开发的VerilogHDL日本电子工业振兴协会开发的UDLI语言。
6VHDL语言中包含的库的种类有哪些？库：是经编译后的数据的集合，它存放包集合定义，实体定义，构造体定义，和配置定义。库的种类：1IEEE库，2STD库，3面向ASIC的库，4WORK库，5用户定义库
7IEEE库中所包含的基本类型转换函数有哪些？
函数名
所属包
TO_STDLOGICVECTORA
TO_BITVECTORA
STD_LOGIC_1164
TO_STDLOGICA
TO_BITA
CONV_STD_LOGIC_VECTOR
STD_LOGIC_ARITH
CONV_INTEGERA
CONV_INTEGERA
STD_LOGIC_UNSIGNED
8基本VHDL的程序结构是怎样的？1包含程序所用的库
LIBRARYIEEE
USEIEEESTD_LOGIC_1164ALL
USEIEEESTD_LOGIC_UNSIGNEDALL
2实体声明
ENTITYfpIS
PORT（
ENDENTITYfp
3结构体，具体功能的实现ARCHITECTUREaOFfpISBEGINENDARCHITECTUREa
9VHDL的程序子结构有哪些？进程（PROCESS）顺序语句块（BLOCK）并行语句，过程（PROCEDURE）顺序语句，函数（顺序语句）。
10简述whe
else和ifelse的区别？Ifelse是顺序语句所以只能在进程内部使用，可以没有else语句，可以进行嵌套。有自身值带入的描述，能组成锁存电路。Whe
else是并行语句，在结构体内使用，必须要有else语句，不能进行嵌套，没有自r