的对话框如图4所示，在下方已经排列好各管脚的自行选择相应管脚即可，例如CLK，在Locatio
中下拉选择PIND13，以此类推，锁定所有9个管脚（见图4），最后存盘，关闭对话框。引脚锁定后，必须再编译一次（选择Processi
gStartCompilatio
命令），将引脚锁定信息编译到下载文件中。
2、选择编程模式和配置。连接好系统，上电，然后在Tools菜单中，选择Programmer选项，将弹出如图5所示的编程窗，在Mode下拉列表中有3中模式可以选择，即JTAG、PassiveSerial和ActiveSerial。选JTAG，以及在底部的处理栏中出现Co
figuratio
Succeeded时，表示下载成功，此时可以在开发板上观察输出信号。
四、测试
在实验检测中，Sig
alTap2将测得的样本信号暂存于目标器件中的嵌入式RAM（ESB、M4K）中，然后通过器件的JTAG端口将采集的信息传出，送入计算机进行显示和分析。
嵌入式逻辑分析仪Sig
alTap2允许对设计中的所有层次模块的信号节点进行测试，可以使用多时钟驱动，而且还能通过设置以确定前后出发捕捉信号信息的比例。
1、打开Sig
alTap2编辑窗口
选择菜单File中的New项，在New窗口中选择OtherFiles中的Si～alTap2File，单击OK按钮，即出现Sig
alTap2编辑窗口（图6）。
2、调入待测信号
单击上图的I
～a
ce栏内的auto_sig
altap_0，更改此名为si
gt，这是其中一组待测信号名。为了调入待测信号名，在下栏（c
s栏）的空白处双击，即弹出NodeFi
der窗口，单击List按钮，即在左栏出现与此工程相关的所有信号，包括内部信号。选择需要观察的信号名：dout。单击OK按钮后即可将这些信号调入Sig
alTap2信号观察窗口。
3、Sig
alTap2参数设置
f龙源期刊网httpwwwqika
comc
单击全屏按钮和窗口左下角的Setup页，即出现全屏编辑窗口（图7）。首先要输入逻辑分析仪的工作时钟信号Clock，单击Clock栏右侧“…”按钮，即出现NodeFi
der窗口，选择CLK信号，接着在Data框的Sample栏选择采样深度为1K位。最后是触发信号和触发方式选择。这可以根据具体需求来选定。在Trigger框的Triggerlevels栏选择1；打勾选中Triggeri
框；并在Source栏选择出发信号，在此选择si
gt工程中的EN作为触发信号；在Patter
栏选择上升沿触发方式。即当测得EN的上升沿后，Sig
alTap2在CLK的驱动下根据设置dout的信号进行连续或单次采样。
4、文件存盘
选择菜单File中的SaveAs项，输入此Sig
alTap2文件名为si
gtstpl。单击保存按钮后，将出现如下提示：“D0youwa
tt0e
ableSig
alTap2…”，应该单击“是”按钮。表示统一再次编译时将此Sig
alTap2文件与工程（si
gt）r