龙源期刊网httpwwwqika
comc
基于FPGA的DDS正弦信号发生器
作者：陆国民来源：《世界家苑学术》2017年第07期
f龙源期刊网httpwwwqika
comc

f龙源期刊网httpwwwqika
comc

f龙源期刊网httpwwwqika
comc

f龙源期刊网httpwwwqika
comc
摘要：DDS技术具有极高的频率分辨率、极快的变频速度，变频相位连续、相位噪声低，易于功能扩展和全数字化便于集成，容易实现对输出信号的多种调制等优点，满足了现代电子系统的许多要求。本文采用直接数字频率合成技术（DDS），将DDS集成芯片AD9850的控制字用可编程逻辑器件来控制，使DDS集成芯片输出的正弦波频率可变。由于采用先进的集成芯片，电路设计简单，系统可靠性高，且DDS集成芯片输出频率的精确度和稳定度也高。
关键词：DDSQuartus；Ⅱ编译器；CPLDFPGA正弦信号发生器的结构由4部分组成，即数据计数器或地址发生器、波形数据ROM、VHDL顶层设计和DA输出。顶层文件si
g～VHD在FPGA中实现，包含两个部分，即ROM的地址信号发生器和正弦数据ROM。ROM必须进行初始化文件设计及定制。ROM地址信号发生器为5位计数器，它以时钟信号为输入脉冲，对其计数，输出的计数值作为ROM的地址；正弦数据ROM存放着正弦波一个完整周期64点的数值，它接受ROM地址信号发生器的地址信号后，将从数据线输出正弦波波形数据，经DA转换后即可输出正弦波。输出波形数据的频率由发出的地址信号的速度决定，进而由输入时钟信号的频率决定。当以固定频率扫描输出地址时，模拟输出波形是固定频率；当以周期行时变方式扫描输出地址时，则模拟输出波形为扫频信号。基于CPLDFPGA设计的DDS实现过程一般步骤如下：一、新建工程，新建源文，入VHDL源程序如图1输入程序，然后保存文件，（点击保存文件按钮或选择FileSave命令），并将VHDL程序添加进工程，即将Addt0Project选项选中。二、工程编译
f龙源期刊网httpwwwqika
comc
选择Processi
g菜单中的StartCompilatio
选项，启动全程编译，或者直接单击工具栏上的编译按钮。如果编译成功，将可以见到如图2所示的界面。此界面的左上角是工程管理窗，表示了工程mega_1pm的结构，FlowSummary栏显示了该模块所用的逻辑单元数。编辑处理流程窗口显示包括数据网表建立、逻辑综合、适配、配置文件装配和时序分析在内的各种信息。界面最下方是编译处理信息窗口，显示各种编译警告、错误和提示信息。
三、引脚锁定和下载
1、引脚锁定。打开了si
gt工程，在Assig
me
ts菜单中，选择Pi
s选择，如图3所示，弹出r