厂家，实现方式，（全定制，半定制，ASIC，FPGA等）；可测性设计与时序分析可在详细设计中一次综合获得，可测性设计常依据需要采用FullSca
，PartSca
等方式，可测性设计包括带扫描链的逻辑单元，ATPG，以及边界扫描电路Bou
dSca
，测试Memory的BIST。r
r
流程：【逻辑设计子功能分解详细时序框图分块逻辑仿真电路设计算法的行为级，RTL级描述功能仿真综合加时序约束和设库电路网表网表仿真】。r
r
第四阶段：时序验证与版图设计r
r
静态时序分析从整个电路中提取出所有时序路径，然后通过计算信号沿在路径上的延迟传播，找出违背时序约束的错误主要是SetupTime和HoldTime与激励无关。在深亚微米工艺中，因为电路连线延迟大于单元延迟，通常预布局布线反复较多，要多次调整布局方案，对布局布线有指导意义。r
r
流程：【预布局布线SDF文件网表仿真带延时文件静态时序分析布局布线参数提取SDF文件后仿真静态时序分析测试向量生成】r
r
第五阶段：加工与完备r
r
流程：【工艺设计与生产芯片测试芯片应用】r
r
r