1．在EDA工具中，能完成在目标系统器件上布局布线软件称为（C）
A仿真器
B综合器
C适配器
D下载器
2．在执行MAXPLUSⅡ的（D）命令，可以精确分析设计电路输入与输出波形间的延时
量。
ACreatedefaultsymbol
BSimulator
CCompiler3．VHDL常用的库是（A）
DTimi
gA
alyzer
AIEEE
BSTD
CWORK
DPACKAGE
4．下面既是并行语句又是串行语句的是（C）
A变量赋值
B信号赋值
CPROCESS语句
DWHEN…ELSE语句
5．在VHDL中，用语句（D）表示clock的下降沿。
Aclock’EVENT
Bclock’EVENTANDclock’1’
Cclock’0’
Dclock’EVENTANDclock’0’
1．IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的
功能块，但不涉及实现该功能块的具体电路的IP核为__A__。
A软IP
B固IP
C硬IP
D都不是
2．综合是EDA设计流程的关键步骤，在下面对综合的描述中，__D__是错误的。
A综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；
B综合就是将电路的高级语言转化成低级的，可与FPGACPLD的基本结构相映射的网表
文件；
C为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；
D综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种
映射关系是唯一的（即综合结果是唯一的）。
3．大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，
正确的是__C__。
AFPGA是基于乘积项结构的可编程逻辑器件；
BFPGA是全称为复杂可编程逻辑器件；
C基于SRAM的FPGA器件，在每次上电后必须进行一次配置；
D在Altera公司生产的器件中，MAX7000系列属FPGA结构。
4．进程中的变量赋值语句，其变量更新是_A__。
A立即完成；
B按顺序完成；
C在进程的最后完成；
D都不对。
5．VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部
分，结构体描述__D__。
A器件外部特性；
B器件的综合约束；
C器件外部特性与内部功能；

f
D器件的内部功能。
6不完整的IF语句，其综合结果可实现___A___。
A时序逻辑电路
B组合逻辑电路
C双向电路
D三态控制电路
7．子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度
（即速度优化）；指出下列哪些方法是面积优化___B___。
①流水线设计②资源共享③逻辑优化④串行化⑤寄存器配平⑥关键路径法
A①③⑤C②⑤⑥
B②③④D①④⑥
8．下列标识符中，__B___是不合法的标识符。
AState0
B9moo

CNot_Ack_0
Dsig
all
9．r