端的数据D3D2D1D0被置入计数器的输出端,即Q3Q2QlQ0=D3D2D1D0。由于这个操作要与CP上升沿同步,所以称为同步预置数。(3)保持。当CR=LD=1,且CTtCTp=0时,不论有无CP脉冲作用,计数器都将保持原有的状态不变。
2
f(4)计数。当CR=LD=CTt=CTp=1时,在CP端输入计数脉冲,74161处于计数状态,其状态表与表1相同。
22方案框架
六十进制计数器个位和十位的实现:利用两片74LS161分别作为六十进制计数器的高位和低位,分别与数码管连接。把其中的一个通过一个与门器件构成一个十进制计数器,另一个芯片构成六进制计数器。十进制计数器(个位)和六进制计数器(十位)均采用反馈清零法利用两个74LS161构成。在计数过程中,不管74LS161输出处于哪一状态,只要异步清零输入端CR出现低电平,74LS161的输入端立即返回到0000状态。清零信号消失后,74LS161又从0000状态开始重新计数。这种方法即为反馈清零法。计数器十位的计数要求当个位计数器从1001计数到0000时,十位计数器要计数一次,可通过两芯片之间级联实现。使用200HZ时钟信号作为计数器的时钟脉冲。根据设计基理可知,计数器初值为00,按递增方式计数,增到59时,再自动返回到00。图22为60进制计数器的总体框图。
图22
系统总体框图
3
f第3章六十进制计数器的设计与仿真
31基本电路分析设计
(1)十进制计数器(个位)电路:计数器应从0000状态开始计数,当第十个CP脉冲出现时,即1010状态出现时应立即返回到0000状态。需要说明的是,电路是在进入1010状态后立即被置成0000状态。如图31所示电路,Q3、Ql作为反馈信号接到与非门的输入端,与非门的输出端与74LS161的清零端CR相连。
图31十进制计数器(个位)
(2)六进制计数器(十位)电路:计数器应从0000状态开始计数,当第六个CP脉冲出现时,即0110状态出现时应立即返回到0000状态。需要说明的是,电路是在进入0110状态后立即被置成0000状态。如图32所示电路,Q3、Q2作为反馈信号接到与非门的输入端,与非门的输出端与74LS161的清零端CR相连。
图32六进制计数器(十位)
(3)来自个位的进位电路:十进制计数器(个位)的输出端Q1、Q2接到与门的输入端,与门的输出端与六进制计数器(十位)相连。当十进制计数器(个位)计数到1001状态时,六进制计数器(十位)ET端接收到1信号,此时六进制计数器(十位)处于保持状态,
4
f当下一个CP脉冲信号到来时,计数器(个位)和计数器(十位)同时处于计数状态,紧接着计r