依次与帧同步码、数据1、数据
2相对应；发光二极管：左起分别与一帧中的24位代码相对应
八选一
U5、U6、U7：8位数据选择器4512
而分频器、三选一、倒相器、抽样等单元由一片CPLD（Altera公司的EPM7064芯片或其全兼容芯
片－ATMEL公司的ATF1504AS）完成。下面对其工作过程进一步说明。
（1）分频器
首先完成13分频，输入信号频率为4433KHz，输出信号频率为341KHz。
然后进行16分频，由16分频器提供BS、S1、S2、S3等4个信号，分别是2分频、4分频、8分频
及16分频信号。2分频产生的BS位定时信号，频率为1705kHz。S1、S2、S3为3个选通信号，频率分
别为BS信号频率的12、14和18。
再对S3信号作3分频，分别输出选通信号S4、S5，这两个信号的频率相等、等于S3信号频率的
13－对应帧时钟频率。
分频器输出的S1、S2、S3、S4、S5等5个信号的波形如图14所示。
（2）八选一
采用8路数据选择器4512，它内含了8路传输数据开关、地址译码器和三态驱动器，其真值表如表
11所示，表中Φ表示任意值。U5、U6和U7的地址信号输入端A、B、C并连在一起并分别接S1、S2、
S3信号，它们的8个数据信号输入端x0x7分别与K1、K2、K3输出的8个并行信号连接。由表11
可以得出U5、U6、U7的输出信号，它们都是速率为1705kbps、以8位为周期的串行信号。
表114512真值表
CBAINHDIS
Z
000
0
0
x0
001
0
0
x1
010
0
0
x2
011
0
0
x3
100
0
0
x4
101
0
0
x5
110
0
0
x6
111
0
0
x7
ΦΦΦ
1
0
0
ΦΦΦΦ
1高阻
（3）三选一三选一电路原理同八选一电路，不过是利用CPLD实现。S4、S5信号作为选通信号，控制输入到CPLD的三个八选一单元的串行数据不同时段输出。这样NRZ输出端即是一个速率为1705kbps的同步时分复用信号，此信号为单极性非归零信号（NRZ）。
S1S2
S3
S3S4S5
图14分频器输出信号波形
3
f（4）倒相与抽样
图11中的NRZ信号的脉冲上升沿或下降沿比BS信号的下降沿稍有点迟后。在数字调制模块中，
有一个将绝对码变为相对码的电路，要求输入的绝对码信号的上升沿及下降沿与输入的位定时信号的上
升沿对齐，而这两个信号由数字信源提供。倒相与抽样就是为此而设计的，它们使NRZOUT及BSOUT
信号满足数字调制模块中码变换电路的要求。
FS信号、NRZOUT信号之间的相位关系如图15所示，图中NRZOUT的无定义位为0，帧同步码为
1110010，数据1为11110000，数据2为00001111。FS信号的低电平和高电平持续时间分别为16个和
8个数字信号码元周期，其上升沿与第一组信息码中第8位的起始时间对齐。
r