减法计数器、1个异或门、1个2分频器。要想用同一个电路完成多种形式半分频，可以在半整数分频器原理的基础上对异或门加1个使能控制信号。
2延时电路延时电路是电子设计中常用的电路。在学习数字电路时采用555型集成定时器来实
现脉冲的延迟，而在进行信号处理时，很多设计并不能使用555集成定时器来完成。用VHDL语言设计时一般用计数器或计数器的级联来实现。3双向电路
在工程应用中，双向电路是设计者必须面对的问题。使用VHDL语言设计FPGA时，经常会遇到很多接口控制电路的设计，例如FPGA与外部存储设备的接口电路设计、FPGA与DSP接口电路的设计、FPGA与CPU接口电路的设计等，其中数据总线的设计是不可避免的，而数据总线往往是双向的。因此，如何正确处理数据总线是进行时序逻辑电路设计的基础。
4VHDL语言中的
一位网友是这样说的；“VHDL是提供了操作符“＋”，而且在很多情况下，我们是可以直接用这个加操作符的。但是，VHDL提供的加法操作只能给出“和”，却无法给出“进位”。例如我们在设计计数器的时候经常用到的加1操作，对于一个8位的计数器，当计数器的结果为0xff时，如果在加1就为0x00。实际上，结果应该时0x100，而最高位的1就
f是进位，我们无法利用。而我们的实际设计中，不仅要用“和”，有时还要用到两个数相加的进位。所以有必要用VHDL来描述一个带进位的加法器。加法器实际上完全可以由组合逻辑实现，但在频率较高的场合下工作时，容易产生毛刺。所以整个加法器设计成时序电路的形式，所有的加操作都是时钟的上升沿触发的。
基于VHDL语言的出租车计费系统的设计
【摘要】：介绍一种基于ALTERA公司大规模可编程逻辑器件EPF10K10的应用VHDL
语言设计的出租车计费器的一种新的方案使其具有模拟出租车起动、停止、暂停和加速等
功能，并用动态扫描电路显示出租车所走的里程显示所走路程需要的费用。所有源程序经
Altrera公司的软件MaxPlusⅡ100调试仿真正确下载到Altrera公司的EPF10K10LC844
芯片中模拟结果基本符合预计要求。由于使用FPGA芯片具有外围电少、成本低、抗干扰
能力强等特点可用于实际的出租车收费系统
引言
1．研究背景
随着EDA技术的发展及大规模可编程逻辑器件CPLDFPGA的出现电子系统的设计技术和工具发生了巨大的变化通过EDA技术对CPLDFPGA编程开发产品不仅成本低、周期短、可靠性高而且可随时在系统中修改其逻辑功能9。
现代电子系统设计通常运用EDAElectro
icDesig
Automatio
技术采用并行工程和“自顶向下”r