动设计工具实验开发系统则是利用EDA技术进行电子系统设计的下载工具及硬件验证工具。
在设计方法上EDA技术为数字电子电路设计领域带来了根本性的变革将传统的“电路设计硬件搭试调试焊接”模式转变为在计算机上自动完成，采用“自顶而下”的全新设计方法这种方法首先从系统入手在顶层进行功能方框图的划分和结构设计在方框图一级进行仿真、纠错并用硬件描述语言对高层的系统进行描述在系统一级进行验证然后用综合优化工具生成具体的门电路网表其对应的物理实现级可以是印刷电路板或专用集成电路由于设计的主要仿真和调试过程是在高层次上完成的这既有利于早期发现结构设计上的错误避免设计工时的浪费同时也减少了逻辑功能仿真的工作量提高了设计的一次成功率。
基于MAXplusⅡ开发平台的EDA设计方法：
MAXplusⅡ是一种与结构无关的全集成化设计环境使设计者能对Altera的各种CPLD系列方便地进行设计输入、快速处理和器件编程。MAXplusⅡ开发系统具有强大的处理能力和高度的灵活性。其主要优点与结构无关、多平台、丰富的设计库、开放的界面、全集成化、支持多种硬件描述语言HDL等。具体设计过程如下：1设计输入。MAXplusⅡ支持多种设计输入方式如原理图输入、波形输入、文本输入和它们的混合输入。2设计处理。设计输入完后用MAXplusⅡ的编译器编译、查错、修改直到设计输入正确同时将对输入文件进行逻辑简化、优化最后生成一个编程文件。这是设计的核心环节。3设计检查。MAXplusⅡ为设计者提供完善的检查方法设计仿真和定时分析。其目的是检验电路的逻辑功能是否正确同时测试目标器件在最差情况下的时延。这一查错过程对于检验组合逻辑电路的竞争冒险和时序逻辑电路的时序、时延等至关重要。
f4器件编程。当电路设计、校验之后MAXplusⅡ的Programmer将编译器所生成的编译文件下载到具体的CPLD器件中即实现目标器件的物理编程5）系统仿真。
使用VHDL语言设计FPGA的几个常见问题的探讨：
1分频电路分频电路是数字系统设计中的基本电路。在硬件电路设计中，时钟信号是最重要的
信号之一，经常需要对较高频率的时钟进行分频操作，得到较低频率的时钟信号。分频电路一般分为三种：
第一种是任意占空比的偶数分频及非等占空比的奇数分频，通常由计数器或计数器的级联来完成。
第二种是等占空比的奇数分频电路。要实现占空比为50％的M2N1分频电路，第三种是小数分频电路。实现分频系数为N05的分频器．可以采用1个模N的r