输入端，在TCK的上升沿，TDI被锁存到选择寄存器、指令寄存器或数据寄存器中TDOJTAG扫描输出，测试数据输出。在TCK的下降沿将选择寄存器的内容从TDO移出TCKJTAG测试时钟，带有内部上拉功能TRST有内部上拉的JTAG测试复位。当它为高电平时扫描系统控制器件的操作。若信号悬空或为低电平，器件以功能模式操作，测试复位信号被忽略注意：TRST上不要用上拉电阻。它内部有上拉部件。在强噪声的环境中需要使习附加上拉电阻，此电阻值根据调试器设计的驱动能力而定。一般取22K即能提供足够的保护。因为有了这种应用特性，所以使得调试器和应用目际板都有合适且有效的操作EMU0带上拉功能的仿真器IO口引脚0，当TGST为高电平时，此引脚用作中断输入。该中断来自仿真系统，并通过JTAG扫描定义为输入输出
fEMU1仿真器引脚1，当TGST为高电平时，此引脚输出无效，用作中断输入。该中断来自仿真系统的输入，通过JTAG扫描定义为输入输出
XRS器件复位输入及看门狗复位输出。器件复位，XRS使器件终止运行，PC指向地址0x3FFFCO。当XRS为高电平时，程序从PC所指出的位置开始运行。当看门狗产生复位时DSP将该引脚驱动为低电平，在看门向复位期间，低电平将持续512个XCLKIN周期。该引脚的输出缓冲器是一个带有内部上拉典型值100mA的开漏缓冲器，推荐该引脚应该由一个开漏设备去驱动
ADC模拟输入信号
ADCINA7ADCINA0动
采样保持A的8通道模拟输入。在器件未上电之前ADC引脚不会被驱
ADCINB7ADCINB0动
采样保持B的8通道模拟输入。在器件未上电之前ADC引脚不会被驱
ADCREFPADC参考电压输出（2V）。需要在该引脚上接一个低ESR50m15欧姆的10uf陶瓷旁路电容，另一端接至模拟地ADCREFMADC参考电压输出（1V）。需要在该引脚上接一个低ESR50m15欧姆的10uf陶瓷旁路电容，另一端接至模拟地
ADCRESEXTADC外部偏置电阻249K
ADCBGREFN测试引脚，为TI保留，必须悬空
AVDDREFBGADC模拟电源33VAVSSREFBGADC模拟地
fADCLO普通低侧模拟输入
VSS1ADC数字地VSSA1、2ADC模拟地
VDD1ADC数字电源18VVDDA1、2ADC模拟电源33V
VDDAIOIO模拟电源33V
VSSAIOIO模拟地
电源信号
VDD18V或19V核心数字电源
VSS内核和数字IO地
VDDAIOVDDIO
IO模拟电源33VIO数字电源33VIO模拟地
VSSAIO
VDD3VLflash核电源33V，上电后所有时间内都应将该引脚接至33V
GPIO和外设共用的管脚
EVEVA
fPWM16
T1PWM_T1CMP定时器1输出T2PWM_T2CMP定时器r