XINTF信号
XA0XA1819位地址总线
XD0XD1516位数据总线
XMPMC1微处理器模式XINCNF7有效
0微计算机模式XINCNF7无效
fXHOLD外部DMA保持请求信号。XHOLD为低电平时请求XINTF释放外部总线，并把所有的
总线与选通端置为高阻态。当对总线的操作完成且没有即将对XINTF进行访问时，XINTF释放总
线。此信号是异步输入并与XTIMCLK同步
XHOLDA外部DMA保持确认信号。当XINTF响应XHOLD的请求时XHOLDA呈低电平，所有的
XINTF总线和选通端呈高阻态。XHOLD和XHOLDA信号同时发出。当XHOLDA有效低时外部器件
只能使用外部总线
XZCS0AND1XINTF区域O和区域1的片选，当访XINTF区域0或1时有效低
XZCS2XINTF区域2的片选，当访XINTF区域2时有效低
XZCS6AND7XINTF区域6和区域7的片选，当访XINTF区域6或7时有效低
XWE写有效。有效时为低电平。写选通信号是每个区域操作的基础，由XTIMINGX寄存器的
前一周期、当前周期和后一周期的值确定
XRD读有效。低电平读选通。读选通信号是每个区域操作的基础，由xTIMINGX寄存器的前
一周期、当前周期和后一周期的值确定。注意：XRD和XWE是互斥信号XRW通常为高电平，当为低电平时表示处于写周期，当为高电平时表示处于读周期
XREADY数据准备输入，被置1表示外设已为访问做好准备。XREADY可被设置为同步或异步输入。在同步模式中，XINTF接口块在当前周期结束之前的一个XTIMCLK时钟周期内要求XREADY有效。在异步模式中，在当前的周期结束前XINTF接口块以XTIMCLK的周期作为周期对XREADY采样3次。以XTIMCLK频率对XREADY的采样与XCLKOUT的模式无关
fJTAG和其他信号
X1XCLKIN振荡器输入／内部振荡器输入，该引脚也可以用来提供外部时钟。C28x能够使用一个外部时钟源，条件是要在该引脚上提供适当的驱动电平，为了适应18V内核数字电源VDD，而不是33V的IO电源VLDIO。可以使用一个嵌位二极管去嵌位时钟信号，以保证它的逻辑高电平不超过VDD18V或19V或者去使用一个18V的振荡器X2振荡器输出XCLKOUT源于SYSCLKOUT的单个时钟输出，用来产生片内和片外等待状态，作为通用时钟源。XCLKOU丁与SYSCLKOUT的频率或者相等，或是它的12，或是l4。复位时XCLKOUT＝SYSCLKOUT4
TESTSEL测试引脚，为TI保留，必须接地TEST1测试引脚，为TI保留，必须悬空TEST2测试引脚，为TI保留，必须悬空
TMSJTAG测试模式选择端，有内部上拉功能，在TCK的上升沿TAP控制器计数一系列的控制输入TDI带上拉功能的JTAG测试数据r