、Q2、Q1、Q0端波形，描绘之。5将图438电路中的低位触发器的Q端与高一位的CP端相连接，构成减法计数器，按实验内容2，3，4进行实验，观察并列表记录Q3～Q0的状态。2、测试CC40192或74HC192同步十进制可逆计数器的逻辑功能：计数脉冲由单脉冲
源提供，清除端CR、置数端LD、数据输入端D3、D2、D1、D0分别接逻辑开关，输出
端Q3、Q2、Q1、Q0接实验箱的一个译码显示输入相应插口A、B、C、D；CO和BO接逻
辑电平显示插口。按表427逐项测试并判断该集成块的功能是否正常。1、清零：令CR1，其它输入为任意态，这时Q3Q2Q1Q0＝0000，译码数字显示为0。
清零功能完成后，置CR＝0。
2、置数：令CR＝0，CPU，CPD任意，数据输入端输入任意一组二进制数，令LD
0，观察计数译码显示输出，预置功能是否完成，此后置LD＝1。
3、加计数：CR＝0，LD＝CPD＝1，CPU接单次脉冲源。清零后送入10个单次脉
冲，观察译码数字显示是否按8421码十进制状态转换表进行；输出状态变化是否发生在CPU的上升沿。
4、减计数：CR＝0，LD＝CPU＝1，CPD接单次脉冲源。参照3进行实验。
3、图440所示，用两片CC40192组成两位十进制加法计数器，输入1Hz连续计数脉冲，进行由0099累加计数，记录之。
4、将两位十进制加法计数器改为两位十进制减法计数器，实现由9900递减计数，记录之。
5、按图441电路进行实验，记录之。6、按图442，或图443进行实验，记录之。7、设计一个数字钟移位60进制计数器并进行实验。五、实验报告1、画出实验线路图，记录、整理实验现象及实验所得的有关波形。对实验结果进行分析。2、总结使用集成计数器的体会。
4
fr