为高电平“1”
时，计器直接清零。当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、
D2、D3置入计数器。当CR为低电平，LD为高电平时，则执行计数功能。执行加计数时，
减计数端CPD接高电平，计数脉冲由CPU输入；在计数脉冲上升沿进行8421码十进制加法计数。执行减计数时，加计数端CPU接高电平，计数脉冲由减计数端CPD输入。CC40192（同74HC192，二者可互换使用）的功能如表427所示。表428为8421码十进
制加、减计数器的状态转换表。
3、计数器的级联使用
一个十进制计数器只能表示0～9十个数，
为了扩大计数器范围，常用多个十进制计数器
级联使用。同步计数器往往设有进位（或借位）
输出端，故可选用其进位（或借位）输出信号
驱动下一级计数器。图440是由CC40192利
图440CC40192级联电路
2
f用进位输出CO控制高一位的CPU端构成的加数级联图。
图441六进制计数器
图442421进制计数器
4、实现任意进制计数
1用反馈清零法获得任意进制计数器：
假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用清零端
CR使计数器计数到M时置“0”，即获得M进制计数器。如图441所示为一个由CC40192
十进制计数器接成的6进制计数器。
2利用预置数功能获M进制计数器：
图442为用三个CC40192组成的421进制计数器。外加的由与非门构成的锁存器可
以克服器件计数速度的离散性，保证在反馈置“0”信号作用下计数器可靠置“0”。图443
是一个特殊12进制的计数器电路方案。在数字钟里，对时位的计数序列是1、2、…11，
12、1、…是12进制的，且无0数。如图所示，当计数到13时，通过与非门产生一个复
位信号，使CC401922〔时十位〕直接置成0000，而CC401921，即时的个位直接置成
0001，从而实现了1～12计数。
图443特殊的12进制计数器
三、实验设备与器件1、＋5V直流电源。2、双踪示波器。3、连续脉冲源。4、单次脉冲源。5、逻辑电平关。6、逻辑电平显示器。7、译码显示器。8、CC4013×2（74HC74），CC40192×3（74HC192），
CC4011（74HC00）CC4012（74HC20）
3
f四、实验内容1、用CC4013或双D触发器74HC74构成4位二进制异步加法计数器。
1按图438接线，RD接至逻辑开关输出插口，将低位CP0端接单次脉冲源，输出
端Q3、Q2、Q3、Q0接逻辑电平显示输入插口，各SD接高电平“1”。
2清零后，逐个送入单次脉冲，观察并列表记录Q3～Q0状态。3将单次脉冲改为1HZ的连续脉冲，观察Q3～Q0的状态。4将1Hz的连续脉冲改为1KHz，用双踪示波器观察CP、Q3r