数字电子电路的基础实验
实验4计数器及其应用
一、实验目的1、掌握用集成触发器构成计数器的方法；2、熟悉中规模集成计数器的功能测试及使用方法；3、熟练掌握集成计数器芯片利用“清零端”、“置数端”、“进位端”等构成N进制计数器的不同方法。二、实验原理计数器是一个用来实现计数功能的时序逻辑器件，它不仅可用来计脉冲数，还常用作
数字系统的定时、分频和执行数字运算及其它特定的逻辑功能。计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来划分，有同步计数器和异步计数器。根据计数数制的不同，又分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是CMOS还是TTL集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。
1、用D触发器构成异步二进制加／减计数器图438是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每
只D触发器接成T触发器，再由低位触发器的Q端和高一位的CP端相连接。若将图438
稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一个4位二进制减法计数器。2、中规模十进制计数器
图438四位二进制异步加法计数器
图439CC40192引脚排列及逻辑符号
1
f表427同步十进制可逆计数器CC40192的功能表
输
入
CRLDCPUCPDD3D2D1D0
1×××××××
0
0
××dcba
0
1
↑
1××××
0
1
1↑××××
输出Q3Q2Q1Q00000dcba
加计数减计数
表428十进制计数器CC40192的状态转换表
加法计数
输入脉冲数
0123456789
Q3
输出
Q2
Q1
Q0
000000001100001111000011001100010
减计数
CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其
引脚排列及逻辑符号如图439所示。图中LD为置数端CPU为加计数端CPD为减计
数端CO为非同步进位输出端BO为非同步借位输出端。D0、D1、D2、D3为计数器输入
端。Q0、Q1、Q2、Q3为数据输出端。CR为清零端。当清零端CR为高电平“1”时，计数器清零。CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功
能，其引脚排列及逻辑符号如图439所示。图中LD为置数端CPU为加计数端CPD
为减计数端CO为非同步进位输出端BO为非同步借位输出端。D0、D1、D2、D3为计数
器输入端。Q0、Q1、Q2、Q3为数据输出端。CR为清零端。当清零端CRr