ist按钮，在NodesFou
d框中列出所有的引脚。
8
f第14步：选择所有引脚，单击
按钮，将所有引脚添加到SelectedNodes框按
中，再按OK按钮返回波形编辑器窗口，如下图所示。选择波形工具栏中的钮，在波形图上左击或右击分别进行波形的放大和缩小。
第15步：编辑a和b的输入波形，再由仿真器输出y的波形。首先选中需要编辑的波形区间，再选择波形工具栏中的按钮，对选中区间进行置1或0。最
后的输入波形如下图所示，保存矢量波形文件。
第16步：功能仿真。选择Processi
gSimulatorTool，窗口如下图所示。选择仿真模式（Simulatormode）为“Fu
ctio
al”，并选择haddervwf文件作为仿真输入（Simulatio
i
put）波形文件。点击Ge
erateFu
ctio
alSimulatio
Netlist按钮，生成仿真网表。然后
9
f点击Start按钮，开始仿真。在仿真完成后，点击Report按钮即可观看仿真的结果，如下图所示。从波形可以看出，程序的逻辑功能与半加器相符。
第17步：引脚分配。通常，如果用户不对引脚进行分配，Quartus软件会自动随机为设计分配引脚，这一般无法满足需求。在开发板上，FPGA与外部器件的连接是确定的，其连接关系可参看附录。如果选择数码开关SW0和SW1分别代表输入信号a和b、
10
fLED15和LED16代表输出信号s和cout，则通过附录查表可知它们分别对应CPLD的引脚PIN_39、PIN_38、PIN_15和PIN_16。选择Assig
me
tsPi
s命令，打开引脚规划器（Pi
Pla
er），如下图所示。接着双击信号a的Locatio
栏，在下拉框中选择PIN_39，其他信号通过相同的办法进行分配。
第18步：在仿真正确，并锁定自定引脚后，通过按钮第19步：时序仿真。
对项目再次编译。
时序仿真不仅可以仿真其逻辑功能是否正确，同时可以仿真出信号之间的时间延迟。时序仿真又称后仿真，通常是在编译完成后进行。再次选择Processi
gSimulatorTool，并将仿真模式设为“Timi
g”，然后点击Start按钮。最后点击Report按钮查看仿真结果，结果如下图。与功能仿真结果图相比较，可以看出时序仿真的输出带有一定的延迟。
11
f第20步：程序下载。1用USB连接线连接DE2和电脑，选择ToolsProgrammer命令，打开配置窗口，如下图所示。
2图中第一列显示“NoHardware”，说明未指定硬件设备，单击HardwareSetup按钮，打开硬件设置窗口，如下图所示。双击列表框中的USBBlaster，然后点击Close按钮，完成硬件设置。
3从下图可以看出，硬件已经设置完成，而且待配置的文件也已经在文件列表中。然后选中ProgramCo
fig选项，单击Start按钮，开始编程。编程结束后，即可在开发板上验证。
12
f实验报告与要求：实验报r